特許
J-GLOBAL ID：201103031930627441
誤り訂正復号器
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：特許公報
出願番号（国際出願番号）：特願平1-256782
公開番号（公開出願番号）：特開平3-117923
特許番号：特許第2703633号
出願日： 1989年09月29日
公開日（公表日）： 1991年05月20日
請求項（抜粋）：
【請求項1】2元BCH符号の誤り訂正復号器において、入力されたnビットの受信語を記憶するバッファメモリと、該受信語に基づいてそのシンドロームを生成するシンドローム生成回路と、該生成されたシンドロームに基づいて該受信語における、誤りが発生しているビットの個数を実誤り個数として算出する実誤り個数計算回路と、N(1≦N≦n)個に並列配置され、上記受信語の対応するビットに擬似的に仮想誤りを発生させた擬似受信語に基づいてそのシンドロームを修正シンドロームとして生成する修正シンドローム生成回路と、上記各修正シンドローム修正回路に対応して設けられ、対応する修正回路からの修正シンドロームに基づいて上記擬似受信語における、誤りが発生しているビットの個数を修正用誤り個数として算出するN個の修正誤り個数計算回路と、上記実誤り個数と各修正用誤り個数を比較する比較回路と、該比較結果に基づいて、上記入力された受信語における誤りの発生しているビットを訂正する訂正手段とを備え、該訂正手段は、上記バッファメモリのnビットの受信語を上記修正シンドローム生成回路数Nに対応して、Nビット単位のブロック毎に分割し、その上該受信語のNビットをブロック毎に順次並列出力するシリアル・パラレル変換器と、該並列出力された受信語のNビットに対して、上記比較結果に応じ誤り訂正処理を施す訂正回路と、該訂正回路により訂正された受信語のNビットを順次直列接続して出力するパラレル・シリアル変換回路とを備えたことを特徴とする誤り訂正復号器。
IPC (1件)：
FI (1件)：
前のページに戻る
