特許
J-GLOBAL ID：201103032338423376
駆動回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐々木 聖孝
公報種別：特許公報
出願番号（国際出願番号）：特願平1-158757
公開番号（公開出願番号）：特開平3-023592
特許番号：特許第3066595号
出願日： 1989年06月20日
公開日（公表日）： 1991年01月31日
請求項（抜粋）：
【請求項1】入力アドレス信号に応答して作動信号を供給する作動信号供給回路部と、制御信号に応答して電源電圧よりも高い所定の昇圧電圧を供給する昇圧回路部と、前記昇圧回路部の昇圧電圧供給端子及び接地端子にそれぞれの一方の端子が接続され、それぞれの他方の端子が互いに接続されているNPN型バイポーラトランジスタ及び出力用MOSトランジスタを含み、前記作動信号供給回路部からの作動信号に応答して前記NPN型バイポーラトランジスタと前記出力用MOSトランジスタとの接続点より前記昇圧電圧に応じたワード線駆動信号を出力する駆動信号出力回路部とを有し、前記作動信号供給回路部は、NチャネルMOSトランジスタと前記NPN型バイポーラトランジスタと素子領域に形成されるPチャネルMOSトランジスタとで構成されるインバータを含み、前記PチャネルMOSトランジスタのソース端子及び基板領域は前記昇圧電圧供給端子に接続されており、前記NチャネルMOSトランジスタのソース端子は接地端子に接続されており、前記インバータの出力端子は前記NPN型バイポーラトランジスタのベース端子に接続されており、前記インバータの入力端子は前記出力用MOSトランジスタのゲート端子に接続されており、P型の半導体基板に高濃度N型埋め込み層として形成されたN型の第1の半導体層と、前記第1の半導体層上に低濃度N型拡散層として形成された前記第1の半導体層よりも不純物濃度が薄いN型の第2の半導体層と、前記第2の半導体層に前記第1の半導体層に達するように形成された前記第2の半導体層よりも不純物濃度が濃いN型の第1の半導体領域とで前記NPN型バイポーラトランジスタのコレクタが構成され、前記第2の半導体層における前記第1の半導体領域と離間した位置に形成されたP型の第2の半導体領域により前記NPN型バイポーラトランジスタのベースが構成され、前記第2の半導体領域に形成されたN型の第3の半導体領域により前記NPN型バイポーラトランジスタのエミッタが構成され、前記第2の半導体層における前記第1の半導体領域と前記第2の半導体領域との間の位置に互いに所定の間隔を置いて形成されたP型の第4及び第5の半導体領域と、前記第4及び第5の半導体領域の間の前記第2の半導体層領域上に絶縁膜を介して形成されたゲート電極とで前記PチャネルMOSトランジスタが構成されている駆動回路。
IPC (6件)：
G11C 11/409
, G11C 11/407
, H01L 21/06
, H01L 21/8222
, H01L 21/8249
, H01L 27/06
H01L 27/06
, G11C 11/34 354 A
, G11C 11/34 354 D
, H01L 27/06 101 U
, H01L 27/06 321 B
