特許

J-GLOBAL ID：201103032910547871

システムテスト装置

発明者： 三原 幸博 ,  井上 勝博 ,  手島 文彰 ,  紅林 薫 ,  岸本 卓也
出願人/特許権者： 株式会社東芝 ,  東芝エー・ブイ・イー株式会社
代理人 (1件)： 須山 佐一
公報種別：特許公報
出願番号（国際出願番号）：特願平1-333556
公開番号（公開出願番号）：特開平3-194420
特許番号：特許第2590277号
出願日： 1989年12月22日
公開日（公表日）： 1991年08月26日
請求項（抜粋）：

【請求項1】被テストシステムに要求されている仕様における期待情報を時間情報を含めて、有限状態機械モデルに基づく記述で記憶する記憶手段と、前記被テストシステムにおけるイベントとアクションとの組合せからなる動作情報を検出する検出手段と、この検出手段で検出された動作情報を受取り、該動作情報から前記被テストシステムの状態を推定し、推定した被テストシステムの状態に対応する有限状態機械モデルを実行させる非決定性オートマトンと、この非決定性オートマトンにより実行された有限状態機械モデルに基づいて、前記動作情報を前記被テストシステムの仕様と照合し、その間に矛盾を発見したとき、前記被テストシステムの状態を推定する段階に遡ってこの被テストシステムにおけるイベントとアクションとの別の組合せを動作情報として選択し、選択した動作情報から前記被テストシステムの状態を再度推定して照合のやり直しを行う検証手段とを備えたことを特徴とするシステムテスト装置。

IPC (4件)：

G01D 21/00 ,  G01M 19/00 ,  G06F 7/00 ,  G06F 11/22 310

FI (4件)：

G01D 21/00 N ,  G01M 19/00 Z ,  G06F 11/22 310 Z ,  G06F 7/00 E