特許

J-GLOBAL ID：201103033310735832

薄膜トランジスタアレイおよび薄膜トランジスタアレイ製造方法

発明者： 田口 尚之
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 堀 城之
公報種別：特許公報
出願番号（国際出願番号）：特願平11-154826
公開番号（公開出願番号）：特開2000-349291
特許番号：特許第3329313号
出願日： 1999年06月02日
公開日（公表日）： 2000年12月15日
請求項（抜粋）：

【請求項1】 ガラス基板上に、蓄積容量用ストレージパターンと、ゲート層と、ゲート絶縁層と、アモルファスシリコン層と、ソース及びドレインパターンと、ソースパターンに接続された透明画素電極層と、絶縁保護層とを具備し、アモルファスシリコン残留物によるパターニング不良により発生する点欠陥、およびメタル残留物によるパターニング不良により発生する線欠陥を含む不良を防止した薄膜トランジスタアレイであって、ドレインパターンが水平方向に形成される箇所とゲート層とが近接平行してなり、かつ前記ドレインパターンが水平方向に形成される箇所がストレージパターンとゲート層の全ての箇所で近接平行してなるデルタ配列型のトランジスタ構造と、前記デルタ配列型のトランジスタ構造でのゲート層、ドレインパターン、ストレージパターンの各配線間を跨って発生するアモルファスシリコン残留物およびメタル残留物をエッチング除去するコンタクトスリットとを有することを特徴とする薄膜トランジスタアレイ。

IPC (3件)：

H01L 29/786 ,  G02F 1/1368 ,  H01L 21/336

FI (3件)：

G02F 1/1368 ,  H01L 29/78 612 A ,  H01L 29/78 612 D