特許
J-GLOBAL ID：201103034320152785
マイクロコンピュータシステム
発明者：
,
出願人/特許権者：
代理人 (2件)：
碓氷 裕彦
, 伊藤 高順
公報種別：特許公報
出願番号（国際出願番号）：特願2001-339349
公開番号（公開出願番号）：特開2003-140964
特許番号：特許第3870756号
出願日： 2001年11月05日
公開日（公表日）： 2003年05月16日
請求項（抜粋）：
【請求項1】 同じ命令体系を持ち互いに同期したクロックに基づいて動作するm個(m≧2)のマイクロプロセッサと、
これらm個のマイクロプロセッサに共有され、それぞれ前記マイクロプロセッサと同じデータバス幅を有するとともに個別にアクセス可能なn個(n≧m)の命令読み出し用の記憶装置と、
前記マイクロプロセッサと前記記憶装置との間に介在し、前記各マイクロプロセッサが出力するアドレスに従ってそのアドレスにより指定される前記各記憶装置へのアクセスを制御するアクセス制御装置とを備え、
連続するp個(p≧1)のアドレスが一群となって、前記記憶装置に昇順または降順となるように割り当てられ、かつ、前記n個の各記憶装置は周期的に割り当てられて、
かつ、前記アクセス制御装置には前記命令読出し用の記憶装置から読み出されたデータをプロセッサからの読み出しが停止しているサイクルに格納するm個のワークレジスタと、前記命令読出し用の記憶装置から読み出されたデータとワークレジスタに格納されたデータとの何れかを選択するm個の選択回路を具備していることを特徴とするマイクロコンピュータシステム。
IPC (1件)：
FI (2件)：
G06F 12/06 550 B
, G06F 12/06 540 C
