特許
J-GLOBAL ID：201103034473536167
プリント基板設計方法
発明者：
出願人/特許権者：
代理人 (1件)：
机 昌彦 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-097371
公開番号（公開出願番号）：特開2000-293558
特許番号：特許第3479234号
出願日： 1999年04月05日
公開日（公表日）： 2000年10月20日
請求項（抜粋）：
【請求項1】 プリント基板CADシステムのCAD画面としてメイン基板とサブ基板を備えたプリント基板の設計を行う設計ウィンドウを構築するプリント基板設計方法であって、前記メイン基板の回路設計用の少なくとも1つ以上のメイン基板設計用回路データと前記サブ基板の回路設計用のサブ基板設計用回路データとが同一の設計データ上に回路データとして構成される行程と、前記回路データに基づいて、前記メイン基板の実装設計用のメイン基板設計用実装データ、前記サブ基板の実装設計用のサブ基板設計用実装データ、および前記サブ基板設計用実装データに配置された部品状態まで含んで前記メイン基板設計用実装データと前記サブ基板設計用実装データとに基づいて作成され前記メイン基板の電子回路部品と前記サブ基板の電子回路部品との重なりを検証するためのメイン・サブ基板合体実装データが同一の実装データとして構成される行程と、前記メイン基板設計用実装データ、前記サブ基板設計用実装データ、および前記メイン・サブ基板合体実装データが同一の設計ウィンドウ上に構築される行程と、前記メイン基板の配置・配線設計が行われる際に前記メイン・サブ基板合体実装データで電子回路部品の重なりを検証して前記サブ基板の電子回路部品と前記メイン基板の電子回路部品との重複を検知する工程とを有し、前記メイン・サブ基板合体実装データには、前記サブ基板の部品の実装データと、前記メイン基板と前記サブ基板とを結合する結合部品の前記メイン基板側端子の実装データとが含まれ、前記メイン基板実装データには、前記メイン・サブ基板合体実装データと、前記メイン基板の部品の実装データとが含まれており、前記プリント基板CADシステムがワークステーション上のプログラムコード(ソフトウェア)で実現され、前記電子回路部品の間の重なりを検出した場合に、設計者にエラーが通知されることを特徴とするプリント基板設計方法。
IPC (2件)：
G06F 17/50 666
, H05K 3/00
G06F 17/50 666 C
, G06F 17/50 666 P
, H05K 3/00 D
