特許
J-GLOBAL ID:201103034984736199

半導体装置の作製方法

発明者:
出願人/特許権者:
公報種別:特許公報
出願番号(国際出願番号):特願平11-359287
公開番号(公開出願番号):特開2000-236097
特許番号:特許第4641582号
出願日: 1999年12月17日
公開日(公表日): 2000年08月29日
請求項(抜粋):
【請求項1】 絶縁表面を有する基板上に半導体層を形成し、 前記半導体層に接してゲート絶縁膜を形成し、 前記ゲート絶縁膜に接して第1の導電層を形成し、 前記第1の導電層に接して選択的に第3の導電層を形成し、 前記半導体層のチャネル形成領域を覆うレジストマスクを形成し、 一導電型の不純物元素を前記半導体層に選択的に添加して低濃度不純物領域を形成し、 前記第1の導電層と前記第3の導電層とに接して第2の導電層を形成し、前記第2の導電層をドライエッチング法により選択的に除去して形成した第4の導電層及び前記第1の導電層をドライエッチング法により選択的に除去して形成した第5の導電層からなるゲート電極と、前記第5の導電層、前記第4の導電層及び前記第3の導電層からなる領域を有するゲート配線とを形成し、 一導電型の不純物元素を前記半導体層に選択的に添加してソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
IPC (2件):
H01L 29/786 ( 200 6.01) ,  H01L 21/336 ( 200 6.01)
FI (3件):
H01L 29/78 616 A ,  H01L 29/78 612 C ,  H01L 29/78 617 L
引用特許:
出願人引用 (3件)
  • 特開平1-231024
  • 特開平2-290029
  • 特開平4-264772
審査官引用 (3件)
  • 特開平1-231024
  • 特開平2-290029
  • 特開平4-264772

前のページに戻る