特許

J-GLOBAL ID：201103035581539802

半導体不良解析装置、半導体不良解析方法、及び半導体不良解析プログラムを格納した記録媒体

発明者： 児玉 真美
出願人/特許権者： 株式会社東芝
代理人 (7件)： 三好 秀和 ,  岩▲崎▼ 幸邦 ,  川又 澄雄 ,  中村 友之 ,  伊藤 正和 ,  高橋 俊一 ,  高松 俊雄
公報種別：特許公報
出願番号（国際出願番号）：特願2000-396125
公開番号（公開出願番号）：特開2002-198431
特許番号：特許第3640884号
出願日： 2000年12月26日
公開日（公表日）： 2002年07月12日
請求項（抜粋）：

【請求項1】集積回路のレイアウト構造を、当該レイアウト構造における電位測定箇所に配置された複数のノードと、当該ノード間を接続するラインと、当該ライン上に配置された電位伝達速度(τ)により表わしたネットワークを作成するネットワーク作成部と、当該ネットワークを用いて前記集積回路の回路動作をコンピュータ上で模擬する回路動作模擬部とを少なくとも有する半導体不良解析装置において、前記ネットワーク作成部は、前記集積回路の各レイヤ別のレイアウト構造に基いて、前記ノードを設定するノード設定部と、前記レイヤ別のレイアウト構造、及び前記レイヤ間の接続順序の定義に基いて、前記ラインを設定するライン設定部と、前記レイヤ別の電位伝達係数に基いて、当該ライン上に電位伝達速度(τ)を設定する電位伝達速度(τ)設定部とを少なくとも具備することを特徴とする半導体不良解析装置。

IPC (4件)：

H01L 21/82 ,  G01R 31/28 ,  G06F 17/50 ,  H01L 21/66

FI (5件)：

H01L 21/82 T ,  G06F 17/50 666 L ,  G06F 17/50 668 Z ,  H01L 21/66 Z ,  G01R 31/28 F