特許
J-GLOBAL ID：201103036365439093
半導体メモリ装置
発明者：
出願人/特許権者：
代理人 (2件)：
大塚 康徳
, 松本 研一
公報種別：特許公報
出願番号（国際出願番号）：特願平11-162779
公開番号（公開出願番号）：特開2000-149549
特許番号：特許第3832699号
出願日： 1999年06月09日
公開日（公表日）： 2000年05月30日
請求項（抜粋）：
【請求項1】 データを貯蔵する第1及び第2メモリバンクの間に多数個のパッドが配列されたパッドブロック、前記パッドブロックを通して外部とデータをやり取りする第1及び第2入出力部、前記パッドブロックを通して入力される外部クロック信号の周波数を安定化させて内部クロック信号を発生する遅延同期ループ回路、及び前記内部クロック信号に同期して前記第1及び第2入出力部と前記第1及び第2メモリバンクを制御するインタフェースロジックを備える半導体メモリ装置において、
前記パッドブロックに隣接して配置され、前記第1及び第2入出力部、前記遅延同期ループ回路、及び前記第1及び第2メモリバンクに電気的に連結され、前記パッドブロックから電源電圧及び接地電圧が伝達されるデータシフトブロックを備え、
前記第1及び第2入出力部、前記パッドブロック、前記データシフトブロック、及び前記第2メモリバンクは、順次に配置されたことを特徴とする半導体メモリ装置。
IPC (1件)：
FI (2件)：
G11C 11/34 371 K
, G11C 11/34 362 H
