特許
J-GLOBAL ID:201103036378915609
半導体記憶装置、その製造方法及び半導体記憶装置の駆動方法
発明者:
出願人/特許権者:
代理人 (1件):
岡本 啓三
公報種別:特許公報
出願番号(国際出願番号):特願2001-123213
特許番号:特許第3249811号
出願日: 2001年04月20日
請求項(抜粋):
【請求項1】 一導電型の半導体基体上に突出した帯状の一導電型の半導体層が配置されてなる半導体基板と、前記半導体層を挟んで前記半導体基体の表層に形成された2つの帯状の反対導電型領域と、前記半導体層の一方の側面に面する反対導電型領域上から前記半導体層の一方の側面にかけて絶縁膜を介して形成された第1のフローティングゲートと、前記半導体層の他方の側面に面する反対導電型領域上から前記半導体層の他方の側面にかけて絶縁膜を介して形成された第2のフローティングゲートと、前記第1のフローティングゲート上から前記半導体層上を経て前記第2のフローティングゲート上に至る帯状領域に絶縁膜を介して形成された帯状のコントロールゲートとを有することを特徴とする半導体記憶装置。
IPC (4件):
H01L 21/8247
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (2件):
H01L 27/10 434
, H01L 29/78 371
前のページに戻る