特許
J-GLOBAL ID：201103036740848605
データ処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
徳丸 達雄
公報種別：特許公報
出願番号（国際出願番号）：特願2001-230107
公開番号（公開出願番号）：特開2003-044367
特許番号：特許第3717813号
出願日： 2001年07月30日
公開日（公表日）： 2003年02月14日
請求項（抜粋）：
【請求項1】 外部ユーザーメモリと、内部ユーザメモリと、1stレジスタ、2ndレジスタ、3rdレジスタ及びNthレジスタ(Nは、4以上の整数)、ECC補正回路およびECC処理選択セレクタを具備するIFUと、インストラクションレジスタとを具備するCPUと、 前記外部ユーザーメモリ及び前記内部ユーザーメモリと前記CPUとのデータアクセスに必要なデータバスおよびアドレスバスと、 前記外部ユーザーメモリとのアクセスに必要なデータポートとアドレスポートとを備え、 前記データバスに出力されたメモリデータは、前記CPUに内蔵された前記IFUの1stレジスタにセットされ、 さらに、前記1stレジスタにセットされたメモリデータは、所定のマシンサイクルで1stレジスタから2ndレジスタにシフトされると同時に、予め、外部ユーザーメモリ又は、内部ユーザーメモリにライトされたチェックビットデータを前記1stレジスタにセットし、 前記2ndレジスタにセットされたメモリデータは、前記1stレジスタにセットされたチェックビットデータとECC補正回路で補正検出を行ない、ECC処理選択セレクタへ出力され、 ECC処理選択セレクタは、ECC補正回路から出力された前記ECC補正データと前記2ndレジスタにセットしていたメモリデータを受け取り、ECC選択信号により、いずれかのデータを前記3rdレジスタに保管することを特徴とするデータ処理装置。
IPC (2件)：
FI (2件)：
G06F 12/16 320 F
, G06F 11/10 330 Z
