特許

J-GLOBAL ID：201103037092898975

画像入力装置の画像処理回路

発明者： 佐々木 元
出願人/特許権者： 株式会社メガチップス
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-034979
公開番号（公開出願番号）：特開2000-236473
特許番号：特許第3532781号
出願日： 1999年02月12日
公開日（公表日）： 2000年08月29日
請求項（抜粋）：

【請求項1】 画像入力装置内において、撮像素子で撮像した画像について所定の画像処理を行う画像処理回路であって、前記撮像素子で撮像されて順次入力される画素データについてラインメモリを使用して順次に接続された複数の画像処理部による実時間処理により所定の一般画像処理を行うリアルタイムプロセッシングユニットと、少なくとも前記リアルタイムプロセッシングユニットから出力された画素データを画像フレーム単位で記憶する主メモリと、前記主メモリ内に一旦記憶された画像に対して前記一般画像処理以外の例外的画像処理をソフトウェアプログラム処理として実行して前記主メモリ内に格納する中央制御部とを備え、前記リアルタイムプロセッシングユニットは、前記撮像素子で撮像されて順次入力される画素データと、前記主メモリ内に一旦格納された画像の画素データとを選択するセレクタを少なくとも有し、最前段の画像処理部は、前記セレクタを通じて、前記主メモリ内に一旦格納された画像の画素データが選択的に入力されるように接続され、2段目以降の画像処理部のうちの少なくともひとつは、当該画像処理部の前段の画像処理部から入力される画素データと、前記主メモリ内に一旦格納された画像の画素データとが、所定の他のセレクタにより選択的に入力されるように接続され、最後段の画像処理部は、前記主メモリに画素データを送出するように接続され、前記最後段の画像処理部より前段の画像処理部のうちの少なくともひとつは、次段の画像処理部と前記主メモリとの両方に画素データを送出するように接続されたことを特徴とする画像入力装置の画像処理回路。

IPC (9件)：

H04N 5/232 ,  G06T 1/20 ,  H04N 5/235 ,  H04N 5/262 ,  H04N 5/335 ,  H04N 9/07 ,  H04N 9/64 ,  H04N 9/68 ,  H04N 9/68 103

FI (10件)：

H04N 5/232 Z ,  G06T 1/20 A ,  H04N 5/235 ,  H04N 5/262 ,  H04N 5/335 P ,  H04N 9/07 A ,  H04N 9/07 C ,  H04N 9/64 R ,  H04N 9/68 A ,  H04N 9/68 103 A

引用特許：

審査官引用 (1件)

• カメラ
  公報種別：公開公報   出願番号：特願平8-190769   出願人：キヤノン株式会社