特許
J-GLOBAL ID:201103037216031550

相補型MOSトランジスタの製造方法

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:特許公報
出願番号(国際出願番号):特願平1-212288
公開番号(公開出願番号):特開平3-076157
特許番号:特許第2847790号
出願日: 1989年08月18日
公開日(公表日): 1991年04月02日
請求項(抜粋):
【請求項1】シリコン基板のN型トランジスタ領域およびP型トランジスタ領域にPウエルおよびNウエルをそれぞれ形成する工程と、前記シリコン基板の各トランジスタ領域にゲート酸化膜を介してゲート電極を形成する工程と、前記ゲート電極表面を含む全面に酸化膜を形成したのち前記ゲート電極をマスクとして不純物を導入しN型トランジスタ領域にP型のソース・ドレインをP型トランジスタ領域にN型のソース・ドレインをそれぞれ形成する工程と、全面に層間絶縁膜を形成したのちこの層間絶縁膜と前記酸化膜とをパターニングし前記ソース・ドレイン上に開口部を形成する工程と、前記開口部内に露出したソース・ドレイン上に酸化膜を形成したのちAl膜を形成する工程と、前記Al膜をパターニングして一方のトランジスタ領域に開口部を形成したのち開口部内のソース・ドレインにこのソース・ドレインと同一導電型の高濃度の不純物を導入しコンタクト層を形成する工程と、前記Al膜を除去したのちコンタクト層が形成されたトランジスタ領域に選択的に絶縁膜とAl膜とを順次形成する工程と、前記Al膜および絶縁膜とをマスクとし他方のトランジスタ領域のソース・ドレインにこのソース・ドレインと同一導電型の高濃度の不純物を導入しコンタクト層を形成する工程とを含むことを特徴とする相補型MOSトランジスタの製造方法。
IPC (3件):
H01L 21/8238 ,  H01L 21/266 ,  H01L 27/092
FI (2件):
H01L 27/08 321 F ,  H01L 21/265 M

前のページに戻る