可変位相シフトクロック発生器

発明者： ,
出願人/特許権者：
代理人 (11件)：岡部正夫 , 加藤伸晃 , 産形和央 , 臼井伸一 , 藤野育男 , 越智隆夫 , 本宮照久 , 高梨憲通 , 朝日伸光 , 高橋誠一郎 , 吉澤弘司
公報種別：特許公報
出願番号（国際出願番号）：特願2000-193641
公開番号（公開出願番号）：特開2001-053593
特許番号：特許第3621631号
出願日： 2000年06月28日
公開日（公表日）： 2001年02月23日
請求項（抜粋）：

【請求項1】発生されたクロック信号に遅延を加えることができる1つもしくはそれより多くの遅延素子を含むクロック発生器により発生されるクロック信号に遅延を選択的に加える方法であって、該遅延素子のうちの1つを使用して達成できる最小遅延DMINから最大遅延DMAXまでの遅延範囲を設立するステップであって、少なくとも第1のクロック信号を発生して、それに該遅延素子の1つにより達成できる最小の遅延に等しい遅延量を加え、第2のクロック信号を発生して、それに該遅延素子のうちの1つにより達成できる最大の遅延に等しい遅延量を加え、および該第1のクロック信号と該第2のクロック信号を比較して、その間の差異を決定し、これにより該遅延範囲を設定する、ことによりなされるステップと、DMAXより小さいサイズの1つもしくはそれより多くの部分遅延DSを生成するステップであって、少なくとも該遅延範囲を、生成される部分遅延DSの数に対応する予め定められた数の部分分割要素に分割し、および該部分分割要素の各々に対応する部分遅延DSを出力する、ことによりなされるステップと、該発生されたクロック信号に該部分遅延DSの1つもしくは2つ以上のものを加えるステップであって、少なくとも該発生されたクロック信号に加えられる部分遅延DSの合計数を示す制御入力を受信し、および該部分遅延DSの合計数を各発生されたクロック信号に加える、ことによりなされるステップと、を含む方法。

IPC (4件)：

H03K 5/13 , G06F 1/06 , H03K 5/15 , H03L 7/00

FI (4件)：

H03K 5/13 , H03L 7/00 A , G06F 1/04 312 A , H03K 5/15 G

引用特許：

出願人引用 (5件)

遅延回路
公報種別：公開公報出願番号：特願平11-148439 出願人：ローム株式会社
特開平2-100514
特開平2-296410

全件表示

前のページに戻る