特許

J-GLOBAL ID：201103037573344442

半導体装置の製造方法

発明者： 谷上 拓司
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：特許公報
出願番号（国際出願番号）：特願平11-359314
公開番号（公開出願番号）：特開2001-177079
特許番号：特許第3558571号
出願日： 1999年12月17日
公開日（公表日）： 2001年06月29日
請求項（抜粋）：

【請求項1】半導体基板上に、幅の異なる複数のパターン部を、隣接するパターン部間に形成される溝状部の幅が所定の大きさになるように形成した後、溝状部に素子分離絶縁層を形成するに際し、(イ)溝状部に素子分離絶縁層形成用絶縁膜をパターン部の上面より高位に埋込む工程と、(ロ)次いで、少なくとも幅の狭いパターン部上面の絶縁膜を除去し、かつ溝状部の絶縁膜上面が前記幅の狭いパターン部の上面より下位になるまでエッチバックし、前記幅の狭いパターン部の上面及び側面と幅の広いパターン部の側面及びそれに続く上面の一部を露出させる工程と、(ハ)露出させたパターン部の上面及び側面と溝状部の絶縁膜上面とにマスクをして幅の広いパターン部の上面に残存する絶縁膜を除去し、次いで、前記マスクを取り除くことで溝状部に素子分離絶縁層を形成する工程とを有する半導体装置の製造方法。

IPC (5件)：

H01L 21/8247 ,  H01L 21/762 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 434 ,  H01L 21/76 D ,  H01L 29/78 371