特許

J-GLOBAL ID：201103037607775448

半導体装置の製造方法

発明者： 奥田 和幸
出願人/特許権者： 株式会社日立国際電気
代理人 (1件)： 梶原 辰也
公報種別：公開公報
出願番号（国際出願番号）：特願2010-038381
公開番号（公開出願番号）：特開2011-176081
出願日： 2010年02月24日
公開日（公表日）： 2011年09月08日
要約：

【課題】縦型チューブALD(原子層堆積)装置を用いる成膜方法において、スループットや膜質の変化を回避しながら面内膜厚分布均一性を向上させる。【解決手段】複数枚のウエハを水平姿勢で垂直方向に多段に整列した状態で収容した処理室内に、各ウエハに対応するように複数のガス供給孔が設けられた第1ノズルを介してDCS(ジクロロシラン=SiH2Cl2)ガスを供給して各ウエハに成膜する工程を有する半導体装置の製造方法において、前記ガス供給孔の位置を隣接する前記ウエハ間の中心位置よりも上方に対応する位置に配置することで、ウエハ面内膜厚分布をウエハ中央部膜厚がウエハ周辺部膜厚よりも厚い分布となるように制御するか、もしくは、前記ガス供給孔の位置を隣接する前記ウエハ間の中心位置よりも下方に対応する位置に配置することで、ウエハ面内膜厚分布をウエハ中央部膜厚がウエハ周辺部膜厚よりも薄い分布となるように制御する。【選択図】図6

請求項（抜粋）：

複数枚の基板を水平姿勢で垂直方向に多段に整列した状態で収容した処理室内に、第1ノズルを介して第1元素を含むガスを供給することで、前記各基板上に第1元素を含む第1の層を形成する工程と、 前記処理室内に第2ノズルを介して第2元素を含むガスを供給することで、前記第1の層を改質して第1元素および第2元素を含む第2の層を形成する工程と、 を1サイクルとして、このサイクルを1回以上行うことで、所定膜厚の前記第1元素および前記第2元素を含む薄膜を形成する工程を有し、 前記第1ノズルには、複数枚の前記基板の一枚一枚に対応するようにガス供給孔が設けられており、 前記ガス供給孔の位置を、隣接する前記基板間の中心位置よりも上方に対応する位置に配置することで、前記薄膜の前記基板面内における膜厚分布を、前記基板の中央部膜厚が前記基板の周辺部膜厚よりも厚い分布となるように制御するか、もしくは、前記ガス供給孔の位置を、隣接する基板間の中心位置よりも下方に対応する位置に配置することで、前記薄膜の前記基板面内における膜厚分布を、前記基板の中央部膜厚が前記基板の周辺部膜厚よりも薄い分布となるように制御することを特徴とする半導体装置の製造方法。

IPC (1件)：

H01L 21/31

FI (1件)：

H01L21/31 C

Fターム (33件)：

5F045AA08 ,  5F045AA15 ,  5F045AB31 ,  5F045AB33 ,  5F045AC01 ,  5F045AC03 ,  5F045AC05 ,  5F045AC07 ,  5F045AC12 ,  5F045AC15 ,  5F045AC16 ,  5F045AC17 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045AD10 ,  5F045AE17 ,  5F045AE19 ,  5F045AE21 ,  5F045AF03 ,  5F045AF07 ,  5F045AF10 ,  5F045BB02 ,  5F045DP19 ,  5F045DP28 ,  5F045DQ05 ,  5F045EE19 ,  5F045EE20 ,  5F045EF03 ,  5F045EF08 ,  5F045EH12 ,  5F045EH18 ,  5F045EK06