特許

J-GLOBAL ID：201103037781173317

半導体装置及びその製造方法

発明者： 北村 康宏
出願人/特許権者： 株式会社デンソー
代理人 (3件)： 矢作 和行 ,  野々部 泰平 ,  久保 貴則
公報種別：公開公報
出願番号（国際出願番号）：特願2009-218324
公開番号（公開出願番号）：特開2011-071147
出願日： 2009年09月23日
公開日（公表日）： 2011年04月07日
要約：

【課題】トランジスタ素子の電気的特性の変動と、放熱性の低下とが抑制された半導体装置及びその製造方法を提供する。【解決手段】半導体基板の一面側表層に、トランジスタ素子のPN接合部が形成され、半導体基板の一面上に位置するトランジスタ素子の電極の一部が、貫通電極を介して、半導体基板の裏面に配置された対応するワイヤボンディング用パッドと電気的に接続されている。そして、半導体基板の一面全面を覆うように、一面上に配置されたリードと、トランジスタ素子の電極の一部が電気的に接続されている。【選択図】図1

請求項（抜粋）：

絶縁分離トレンチによって半導体基板が複数の素子形成領域に区画され、各素子形成領域に少なくとも1つの電子素子が形成された半導体装置であって、 前記電子素子として、複数の電極が前記半導体基板の一面及その裏面に分けて配置され、複数の前記電極のうち対をなす電極間において前記半導体基板の厚さ方向に電流が流れる縦型トランジスタ素子と、複数の電極が前記半導体基板の一面側にまとめて配置され、複数の前記電極のうち対をなす電極間において前記半導体基板の一面に沿う方向に電流が流れる横型トランジスタ素子と、を含み、 前記縦型トランジスタ素子及び前記横型トランジスタ素子それぞれのPN接合部は、前記半導体基板の一面側表層に形成され、 前記半導体基板の一面上に位置する前記電子素子の電極のうち、前記縦型トランジスタ素子の電極の一部は、前記半導体基板の一面全面を覆うように前記一面上に配置された1枚のリードと電気的に接続され、 前記リードと接続された電極を除く前記半導体基板の一面上に位置する前記電子素子の電極は、前記半導体基板を前記厚さ方向に貫通する貫通電極を介して、前記半導体基板の裏面に配置された対応するワイヤボンディング用パッドと電気的に接続されていることを特徴とする半導体装置。

IPC (7件)：

H01L 29/78 ,  H01L 21/76 ,  H01L 27/04 ,  H01L 27/088 ,  H01L 21/60 ,  H01L 21/823 ,  H01L 27/08

FI (9件)：

H01L29/78 652Q ,  H01L29/78 652R ,  H01L29/78 656A ,  H01L21/76 L ,  H01L29/78 656C ,  H01L21/60 301N ,  H01L27/08 102E ,  H01L29/78 656E ,  H01L27/08 331A

Fターム (29件)：

5F032AA35 ,  5F032AA45 ,  5F032AA54 ,  5F032BB08 ,  5F032CA17 ,  5F032CA20 ,  5F032CA24 ,  5F032CA25 ,  5F032DA33 ,  5F044EE02 ,  5F044EE11 ,  5F048AA04 ,  5F048AA07 ,  5F048AB04 ,  5F048AC01 ,  5F048AC03 ,  5F048AC06 ,  5F048BA01 ,  5F048BC12 ,  5F048BD07 ,  5F048BE03 ,  5F048BF07 ,  5F048BF12 ,  5F048BF15 ,  5F048BF16 ,  5F048BG06 ,  5F048BG11 ,  5F048BG13 ,  5F048CB07