特許
J-GLOBAL ID：201103037828350905
半導体基板検査装置および半導体基板検査方法
発明者：
,
出願人/特許権者：
代理人 (4件)：
佐藤 一雄
, 橘谷 英俊
, 佐藤 泰和
, 箱崎 幸雄
公報種別：特許公報
出願番号（国際出願番号）：特願2000-372949
公開番号（公開出願番号）：特開2002-176084
特許番号：特許第3859446号
出願日： 2000年12月07日
公開日（公表日）： 2002年06月21日
請求項（抜粋）：
【請求項1】表面に形成された絶縁膜と前記絶縁膜内に形成されたコンタクトホールまたはビアホールに導電体を埋め込んだ配線部とを有する検査対象である半導体基板に電圧値がそれぞれ異なる複数の直流電圧を順次に印加して基板印加直流電圧が異なる検査条件を順次に形成する工程と、
前記検査条件ごとに荷電ビームを前記半導体基板の同一領域に走査する工程と、
前記荷電ビームの走査により前記半導体基板の表面から発生する二次荷電粒子もしくは反射荷電粒子または前記二次荷電粒子および前記反射荷電粒子を検出し、前記半導体基板の表面電位に依存する強度を有する信号を前記検査条件ごとに取得する工程と、
前記信号に基づいて、前記半導体基板の表面電位分布に応じたコントラスト分布を有する画像である電位コントラスト画像を前記検査条件ごとに取得する工程と、
前記電位コントラスト画像を構成する画素の階調値を前記信号の強度として算出する工程と、
異なる前記検査条件間における前記信号の強度の相違を算出し、前記相違が所定のしきい値以下である場合に、前記半導体基板に前記コンタクトホールまたは前記ビアホールの形成不良による欠陥が存在すると判定する工程と、
予め準備した、信号の強度と配線抵抗値との関係に基づいて、前記欠陥の箇所の前記信号の強度に対応する前記半導体基板の表面領域における配線抵抗値の情報を前記欠陥に関する情報として出力する工程と、
を備える半導体基板検査方法。
IPC (6件)：
H01L 21/66 ( 200 6.01)
, G01B 15/00 ( 200 6.01)
, G01N 23/225 ( 200 6.01)
, G01R 1/06 ( 200 6.01)
, G01R 31/02 ( 200 6.01)
, G01R 31/302 ( 200 6.01)
H01L 21/66 J
, G01B 15/00 B
, G01N 23/225
, G01R 1/06 F
, G01R 31/02
, G01R 31/28 L
