特許
J-GLOBAL ID：201103038548228981
スルーレートコントロール装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-336641
公開番号（公開出願番号）：特開2001-156618
特許番号：特許第3334697号
出願日： 1999年11月26日
公開日（公表日）： 2001年06月08日
請求項（抜粋）：
【請求項1】クロック信号を発生するフェイズロックループ回路と、前記フェイズロックループ回路からの前記クロック信号を分周し、周波数の異なる第1の分周回路出力信号、第2の分周回路出力信号、および第3の分周回路出力信号を発生する分周回路と、データ信号と前記第1の分周回路出力信号との排他的論理和を作成し、第1の制御信号として出力する第1の排他的論理和回路と、前記データ信号と前記第2の分周回路出力信号との排他的論理和を作成し、第2の制御信号として出力する第2の排他的論理和回路と、前記データ信号と前記第3の分周回路出力信号との排他的論理和を作成し、第3の制御信号として出力する第3の排他的論理和回路と、前記データ信号の出力をそのまま、あるいは、[ロー」レベルの信号を第4の制御信号として出力するかどうかを制御するインピーダンスコントロール回路と、オープンドレイン型のトランジスタで構成され、前記第1の制御信号をゲート端子に入力し、ソース端子を接地する第1の出力バッファと、オープンドレイン型のトランジスタで構成され、前記第2の制御信号をゲート端子に入力し、ソース端子を接地する第2の出力バッファと、オープンドレイン型のトランジスタで構成され、前記第3の制御信号をゲート端子に入力し、ソース端子を接地する第3の出力バッファと、オープンドレイン型のトランジスタで構成され、前記第4の制御信号をゲート端子に入力し、ソース端子を接地するインピーダンス調整用出力バッファと、前記第1の出力バッファ、前記第2の出力バッファ、前記第3の出力バッファ、および前記インピーダンス調整用出力バッファのドレイン端子を接続する出力端子と、前記出力端子に接続される終端抵抗と、前記終端抵抗に接続される終端電圧と、を有することを特徴とするスルーレートコントロール装置。
IPC (1件)：
FI (2件)：
H03K 19/00 101 Q
, H03K 19/00 101 F
