特許
J-GLOBAL ID：201103039028190260
システムリセット回路
発明者：
出願人/特許権者：
代理人 (1件)：
伊東 忠彦 (外1名)
公報種別：特許公告
出願番号（国際出願番号）：特願平1-339490
公開番号（公開出願番号）：特開平3-198622
出願日： 1989年12月27日
公開日（公表日）： 1991年08月29日
請求項（抜粋）：
【請求項1】システムに電源電圧を印加する際に該電源電圧が十分に立ち上がった後に該システムに該電源電圧を印加する遅延用コンデンサを有し、該電源電圧の予め設定された所定値との大小関係を検出回路により検出し、該電源電圧が所定値以下となった際には該検出回路の検出信号に応じて出力トランジスタをスイッチングさせ、該遅延用コンデンサを放電させると共に該システムへの電圧印加を停止するシステムリセット回路において、前記検出回路の検出信号がベースに供給され、エミッタが前記出力トランジスタと前記遅延用コンデンサとの接続点に接続された第1のトランジスタと、前記第1のトランジスタのコレクタにベースが接続され、前記第1のトランジスタのベースにコレクタが接続されエミッタが前記遅延用コンデンサの他端に接続された第2のトランジスタと、前記第2のトランジスタのベースとエミッタとの間に接続された抵抗とよりなり、前記検出信号に応じて起動し、起動後は前記遅延用コンデンサの充電電圧により動作して、前記出力トランジスタオフ時でも前記遅延用コンデンサを放電する放電回路を具備したことを特徴とするシステムリセット回路。
IPC (1件)：
引用特許：
前のページに戻る
