特許

J-GLOBAL ID：201103039968819124

半導体装置、電子部品、半導体装置の製造方法

発明者： 依田 剛
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 上柳 雅誉 ,  須澤 修 ,  宮坂 一彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-150704
公開番号（公開出願番号）：特開2011-009407
出願日： 2009年06月25日
公開日（公表日）： 2011年01月13日
要約：

【課題】貫通電極の電気特性を効率よく検査する。【解決手段】本発明の半導体装置2の製造方法は、シリコン基板20に半導体素子を含んだ電気回路を形成する工程と、シリコン基板20を貫通して設けられ、電気回路と電気的に接続される第1貫通電極22を形成する工程と、シリコン基板20を貫通して設けられ、シリコン基板20の表面20aで第1貫通電極22と短絡する第2貫通電極23を形成する工程と、シリコン基板20の裏面20bにおいて、第1貫通電極22と第2貫通電極23との間の電気特性を検査する工程と、を有する。【選択図】図3

請求項（抜粋）：

シリコン基板に半導体素子を含んだ電気回路を形成する工程と、 前記シリコン基板を貫通して設けられ、前記電気回路と電気的に接続される第1貫通電極を形成する工程と、 前記シリコン基板を貫通して設けられ、前記シリコン基板の片面で前記第1貫通電極と短絡する第2貫通電極を形成する工程と、 前記シリコン基板の前記片面の裏面において、前記第1貫通電極と前記第2貫通電極との間の電気特性を検査する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/66 ,  H01L 21/320 ,  H01L 23/52

FI (3件)：

H01L21/66 E ,  H01L21/88 J ,  H01L21/88 Z

Fターム (46件)：

4M106AA01 ,  4M106AA02 ,  4M106AD01 ,  4M106AD10 ,  4M106AD30 ,  4M106BA01 ,  4M106CA15 ,  4M106DJ38 ,  5F033HH08 ,  5F033HH11 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ14 ,  5F033JJ18 ,  5F033JJ23 ,  5F033JJ33 ,  5F033MM30 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ07 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ37 ,  5F033QQ47 ,  5F033QQ73 ,  5F033QQ76 ,  5F033QQ94 ,  5F033QQ96 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033RR22 ,  5F033SS08 ,  5F033SS11 ,  5F033SS21 ,  5F033SS25 ,  5F033SS27 ,  5F033TT07 ,  5F033VV07 ,  5F033VV12 ,  5F033XX37