特許

J-GLOBAL ID：201103040026749765

半導体装置及びこれを備える情報処理システム

発明者： 板谷 哲 ,  柴田 佳世子 ,  東 章司 ,  井出 昭
出願人/特許権者： エルピーダメモリ株式会社
代理人 (4件)： 鷲頭 光宏 ,  緒方 和文 ,  黒瀬 泰之 ,  三谷 拓也
公報種別：公開公報
出願番号（国際出願番号）：特願2009-235491
公開番号（公開出願番号）：特開2011-082450
出願日： 2009年10月09日
公開日（公表日）： 2011年04月21日
要約：

【課題】信号系の貫通電極を伝送する信号品質の向上と、電源系の貫通電極から供給される電源電位の安定性の両立を図る。【解決手段】半導体装置10は、複数のコアチップCC0〜CC7と、コアチップCC0〜CC7を制御するインターフェースチップIFとを備えており、コアチップCC0〜CC7及びインターフェースチップCC0〜CC7の各々は、半導体基板を貫通する複数の貫通電極TSVと、貫通電極TSVとそれぞれ接続される複数のパッドP0〜P3とを備えている。複数の貫通電極TSVは、電源電位又は接地電位が供給される電源系の貫通電極と、各種信号が供給される信号系の貫通電極を含んでいる。パッドP0〜P3のうち、電源系の貫通電極に接続された少なくともパッドP0の表面積は、信号系の貫通電極に接続されたパッドP0の表面積よりも大きいので、より大きな寄生容量を確保することができる。【選択図】図5

請求項（抜粋）：

半導体基板を貫通する複数の貫通電極と、前記複数の貫通電極と其々接続される複数の配線パッドとを備え、 前記複数の配線パッドのうち、電源電位が供給される配線パッドの表面積は信号が供給される配線パッドの表面積よりも大きいことを特徴とする半導体装置。

IPC (7件)：

H01L 21/822 ,  H01L 27/04 ,  H01L 21/82 ,  H01L 23/12 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18

FI (4件)：

H01L27/04 E ,  H01L21/82 P ,  H01L23/12 501P ,  H01L25/08 Z

Fターム (20件)：

5F038BE07 ,  5F038CD13 ,  5F038CD18 ,  5F038DF05 ,  5F038EZ07 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ16 ,  5F038EZ20 ,  5F064AA11 ,  5F064BB14 ,  5F064BB19 ,  5F064DD42 ,  5F064DD44 ,  5F064EE23 ,  5F064EE27 ,  5F064EE33 ,  5F064EE43 ,  5F064EE53 ,  5F064GG03