特許
J-GLOBAL ID：201103040342705656
パルス幅制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
徳丸 達雄
公報種別：特許公報
出願番号（国際出願番号）：特願2000-181375
公開番号（公開出願番号）：特開2001-358564
特許番号：特許第3535811号
出願日： 2000年06月16日
公開日（公表日）： 2001年12月26日
請求項（抜粋）：
【請求項1】 入力パルスを一方の入力端に供給しワンショントパルス信号のパルス幅を決定するためのNOR回路と、前記入力パルスを所定時間遅延させるためのディレイ回路と、前記ディレイ回路の出力端および前記NOR回路の他方の入力端間に接続し、ゲートに電源電圧を供給してノーマリオン動作させる第1のNMOSトランジスタと、前記NOR回路の他方の入力端および接地間に接続し、ゲートに電源電圧を供給してノーマリオン動作させるとともに、前記第1のNMOSトランジスタよりも小さな電流供給能力を備えた第2のNMOSトランジスタとを有し、前記電源電圧によって前記第1のNMOSトランジスタの電流供給能力を変えることにより、前記ワンショットパルス信号のパルス幅を制御することを特徴とするパルス幅制御回路。
IPC (1件)：
FI (1件)：
前のページに戻る
