特許

J-GLOBAL ID：201103040754653090

検査回路構造及びディスプレイパネル

発明者： 山田 倫久
出願人/特許権者： カシオ計算機株式会社
代理人 (2件)： 荒船 博司 ,  荒船 良男
公報種別：公開公報
出願番号（国際出願番号）：特願2009-157768
公開番号（公開出願番号）：特開2011-013471
出願日： 2009年07月02日
公開日（公表日）： 2011年01月20日
要約：

【課題】ディスプレイパネルの表示領域の外側に検査回路構造を有する構成において、当該表示領域の外側の面積を小さくする。【解決手段】表示領域12の外側に形成された検査回路構造が、隣接する2本の信号線5に接続された電流路を有するスイッチ素子33,34と、隣接する2本の走査線4に接続された電流路を有するスイッチ素子36,37と、スイッチ素子33とスイッチ素子34の接続点に接続された配線31と、素子36と素子37の接続点に接続された配線39と、素子33,34,36,37の制御端子に接続された配線32と、を有する。配線32を介して信号電圧を印加してこれら素子33,34,36,37の電流路を導通状態にし、配線31及び配線39からこれら素子33,34,36,37を介して各信号線5及び各走査線4に検査用信号を供給し、表示領域12の複数の画素の検査を行う。【選択図】図2

請求項（抜粋）：

複数の信号線と、前記複数の信号線に交差して配列された複数の走査線と、前記各信号線と前記各走査線の交点近傍に配設された複数の画素とを有する表示領域を備えるディスプレイパネルに形成される、前記各画素の検査を行うための検査回路構造であって、 前記表示領域の外側に形成され、隣接する2本の前記信号線又は隣接する2本の前記走査線に電流路の一端が接続され、前記電流路が接続された2つのスイッチ素子と、 前記表示領域の外側に形成され、前記各スイッチ素子を介して前記隣接する2本の信号線又は前記隣接する2本の走査線に検査用信号を供給する第1の検査用配線と、 前記表示領域の外側に形成され、前記各スイッチ素子に、該各スイッチ素子の導通状態を制御する制御信号を供給する第2の検査用配線と、 を備えることを特徴とする検査回路構造。

IPC (4件)：

G09F 9/30 ,  G09G 3/36 ,  G09G 3/20 ,  G02F 1/134

FI (11件)：

G09F9/30 330Z ,  G09G3/36 ,  G09G3/20 680G ,  G09G3/20 670Q ,  G09G3/20 622G ,  G09G3/20 623R ,  G09G3/20 680H ,  G09G3/20 621M ,  G09F9/30 338 ,  G02F1/1345 ,  G02F1/1343

Fターム (32件)：

2H092GA32 ,  2H092GA44 ,  2H092GA60 ,  2H092HA06 ,  2H092JA24 ,  2H092JA37 ,  2H092JA41 ,  2H092MA57 ,  2H092NA29 ,  2H092NA30 ,  5C006BB16 ,  5C006BC06 ,  5C006BF24 ,  5C006BF34 ,  5C006EB01 ,  5C006FA41 ,  5C080AA10 ,  5C080BB05 ,  5C080DD15 ,  5C080DD22 ,  5C080JJ03 ,  5C080JJ06 ,  5C094AA14 ,  5C094AA15 ,  5C094AA32 ,  5C094AA42 ,  5C094AA43 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DB04 ,  5C094EA03