特許
J-GLOBAL ID：201103041009567390
パラレル/シリアル変換回路
発明者：
出願人/特許権者：
代理人 (1件)：
徳若 光政
公報種別：特許公報
出願番号（国際出願番号）：特願平1-311019
公開番号（公開出願番号）：特開平3-171926
特許番号：特許第2824518号
出願日： 1989年11月30日
公開日（公表日）： 1991年07月25日
請求項（抜粋）：
【請求項1】ロードパルスに応答して複数ビットの入力データをパラレルに格納し該格納された複数ビットの入力データをシフトクロックに応答してシリアルにシフトすることによってシリアル出力データを出力する格納転送手段と、上記ロードパルスに応答して上記格納転送手段に格納された上記複数ビットの上記入力データのうち、上記シフトクロックに応答して最後にシリアル出力されるべきビットデータを上記シフトクロックに応答して記憶する記憶手段と、一方の入力に上記格納転送手段からの上記シリアル出力データが供給され、他方の入力に上記記憶手段に記憶された上記ビットデータが供給され、該一方の入力と該他方の入力とのいずれかのデータを選択して出力する選択手段と、上記シフトクロックを発生し、上記ロードパルスに応答して上記格納転送手段が複数ビットの上記入力データをパラレルに格納する際に上記シフトクロックの発生を停止するシフトクロック発生手段とを具備してなり、上記ロードパルスに応答して上記格納転送手段が上記複数ビットの上記入力データをパラレルに格納する際に、上記選択手段は上記他方の入力に供給される上記記憶手段に記憶された上記ビットデータを選択して出力し、上記ロードパルスに応答する上記格納転送手段への上記複数ビットの上記入力データのパラレル格納が完了すると、上記選択手段は上記一方の入力に供給される上記格納選択手段からの上記シリアル出力データを選択して出力することを特徴とするパラレル/シリアル変換回路。
IPC (1件)：
FI (1件)：
前のページに戻る
