特許

J-GLOBAL ID：201103041014786661

エラーレート制御装置

発明者： 大渕 一央 ,  矢野 哲也
出願人/特許権者： 富士通株式会社
代理人 (2件)： 大菅 義之 ,  久木元 彰
公報種別：特許公報
出願番号（国際出願番号）：特願2002-553349
特許番号：特許第3917519号
出願日： 2000年12月26日
請求項（抜粋）：

【請求項1】データ信号と制御信号を物理チャネルへマッピングする通信システムにおいて、 該制御信号の誤り率を算出する制御信号誤り率算出手段と、 該誤り率の値に従って、制御信号の送信電力を変化させて送信する電力可変手段と、 を備えることを特徴とするエラーレート制御装置。

IPC (3件)：

H04L 1/00 ( 200 6.01) ,  H04B 7/26 ( 200 6.01) ,  H04B 1/707 ( 200 6.01)

FI (3件)：

H04L 1/00 E ,  H04B 7/26 102 ,  H04J 13/00 D