特許

J-GLOBAL ID：201103041568340401

半導体集積回路のレイアウト設計方法及び半導体集積回路

発明者： 加藤 秋敏
出願人/特許権者： エヌイーシーマイクロシステム株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願2000-011295
公開番号（公開出願番号）：特開2001-203273
特許番号：特許第3317948号
出願日： 2000年01月20日
公開日（公表日）： 2001年07月27日
請求項（抜粋）：

【請求項1】 クロックツリー全経路の遅延値を抽出し、その遅延値の平均値を算出し、各クロックツリー経路の遅延値と前記平均値とを比較し、前記遅延値が前記平均値より小のクロックツリー経路に接続されるフリップ・フロップ回路を一括して遅延値の前記平均値とmax値との差分の遅延量を有する遅延付きフリップ・フロップ回路に置換処理することを特徴とする半導体集積回路のレイアウト設計方法。

IPC (3件)：

H01L 21/82 ,  G06F 1/10 ,  G06F 17/50 658

FI (4件)：

G06F 17/50 658 K ,  G06F 17/50 658 U ,  H01L 21/82 W ,  G06F 1/04 330 A

引用特許：

審査官引用 (1件)

• 特開平4-267413