特許

J-GLOBAL ID：201103041808409943

制御信号の入力回路

発明者： 福屋 善文
出願人/特許権者： 富士電機システムズ株式会社
代理人 (1件)： 森田 雄一
公報種別：特許公報
出願番号（国際出願番号）：特願2000-144563
公開番号（公開出願番号）：特開2001-325870
特許番号：特許第4182621号
出願日： 2000年05月12日
公開日（公表日）： 2001年11月22日
請求項（抜粋）：

【請求項1】a接点信号とb接点信号が入力され、a接点信号のみが0である場合以外の入力の組み合わせのときに1を出力するa接点優先回路と、 a接点信号とb接点信号が入力され、a接点信号のみが1である場合以外の入力の組み合わせのときに0を出力するb接点優先回路と、 a接点優先回路の出力と回路の最終出力値との論理積を出力する第1のAND回路と、 b接点優先回路の出力と回路の最終出力値の否定値との論理積を出力する第2のAND回路と、 第1のAND回路と第2のAND回路の出力の論理和を求めて最終出力とするOR回路と、 を備えたことを特徴とする制御信号の入力回路。

IPC (2件)：

H01H 47/00 ( 200 6.01) ,  G05B 9/03 ( 200 6.01)

FI (2件)：

H01H 47/00 C ,  G05B 9/03

引用特許：

出願人引用 (2件)

• 特公昭48-031308
  
• ラッチリレー装置
  公報種別：公開公報   出願番号：特願平5-345343   出願人：東洋通信機株式会社