液晶駆動回路および負荷駆動回路

発明者： , ,
出願人/特許権者：
代理人 (4件)：佐藤一雄 , 橘谷英俊 , 佐藤泰和 , 川崎康
公報種別：特許公報
出願番号（国際出願番号）：特願2000-300491
公開番号（公開出願番号）：特開2002-108301
特許番号：特許第3759394号
出願日： 2000年09月29日
公開日（公表日）： 2002年04月10日
請求項（抜粋）：

【請求項1】複数の信号線のそれぞれにデジタル階調データに応じたアナログ電圧を供給する液晶駆動回路において、前記デジタル階調データのそれぞれに対応するアナログ基準電圧を出力する基準電圧発生回路と、前記アナログ基準電圧のそれぞれを個別にバッファリングする複数のバッファアンプと、所定期間内に入力された前記デジタル階調データの種類を示す複数ビットからなるビット列データを出力する階調データ使用判定回路と、外部から入力された階調モード信号に基づいて、前記ビット列データの各ビット値を取り込むか否かを決定するアンプイネーブル回路と、前記階調モード信号に基づいて階調数を設定する階調モード回路と、パルス信号を順次シフトしたシフトパルスを出力するシフトレジスタと、前記シフトレジスタの各出力端子から出力されたシフトパルスに同期して、前記デジタル階調データをそれぞれラッチする複数の第1ラッチ回路と、前記複数の第1ラッチ回路の各出力を同一のタイミングでラッチする第2ラッチ回路と、前記第2ラッチ回路の出力に基づいてデコード信号を生成するデコーダと、前記デコーダの出力に基づいて、前記複数の信号線ごとに前記複数のバッファアンプの出力のいずれか一つを選択する出力選択回路と、を備え、前記バッファ回路は、前記アンプイネーブル回路で取り込まれたビット値に基づいて、イネーブル状態か、ディセーブル状態に設定され、前記アンプイネーブル回路は、前記階調モード回路の出力信号に基づいて、イネーブル状態になる前記バッファアンプの最大数を設定し、前記第1ラッチ回路のそれぞれは、最大階調数分のラッチ部を少なくとも有し、前記階調モード回路の出力信号に基づいて、イネーブル状態になる前記ラッチ部の数が可変とされることを特徴とする液晶駆動回路。

IPC (3件)：

G09G 3/36 ( 200 6.01) , G02F 1/133 ( 200 6.01) , G09G 3/20 ( 200 6.01)

FI (9件)：

G09G 3/36 , G02F 1/133 505 , G09G 3/20 611 A , G09G 3/20 611 H , G09G 3/20 612 F , G09G 3/20 612 G , G09G 3/20 612 P , G09G 3/20 623 F , G09G 3/20 641 C

引用特許：

審査官引用 (3件)

表示装置
公報種別：公開公報出願番号：特願平9-150346 出願人：ソニー株式会社
頭部装着型映像表示システム
公報種別：公開公報出願番号：特願平11-037505 出願人：オリンパス光学工業株式会社
表示装置
公報種別：公開公報出願番号：特願平10-345061 出願人：富士通株式会社

前のページに戻る