特許
J-GLOBAL ID：201103042345301150
フラッシュEEpromメモリシステムとその使用方法
発明者：
出願人/特許権者：
代理人 (1件)：
井ノ口 壽
公報種別：特許公報
出願番号（国際出願番号）：特願2001-399187
公開番号（公開出願番号）：特開2002-319290
特許番号：特許第3632001号
出願日： 2001年12月28日
公開日（公表日）： 2002年10月31日
請求項（抜粋）：
【請求項1】開始状態に同時にリセット可能なセルのブロックに分割された電気的に変更可能なメモリセルアレイであって、これらのセルの状態を読み出しかつ変更するために前記ブロック内で個々のセルをアドレスするための手段を有し、前記メモリセルがそこに蓄積されている正味の電荷量にしたがって可変であるしきい値電圧レベルをもつ電界効果トランジスタを個々に含む、アレイの動作方法において、2を越える個々のセルの複数の検出可能な状態に対応する2を越える複数の実効しきい値電圧レベルを確立するステップと、少なくとも1つのアドレスされたセルの実効しきい値電圧が前記複数の実効しきい値電圧レベルの1つと実質的に等しくなるまで、前記少なくとも1つのアドスレされたセルに蓄積された電荷量を変更することにより開始レベルから複数の実効しきい値電圧レベルの1つに前記ブロックのうちの1つのブロック内に前記少なくとも1つのアドレスされたセルの前記実効しきい値電圧レベルをプログラムするステップであって、ここにおいて、前記少なくとも1つのアドレスされたセルの状態は、以下のステップを含む方法により前記複数の状態の1つにセットされ、以下のステップとは、前記複数のしきい値電圧レベルの1つに向かって開始レベルから前記アドレスされた セルの実効しきい値電圧レベルを移動させるのに十分なあらかじめ定められた時間だけ 与えられた電圧を前記アドレスされたセルに印加するステップと、その後、前記アドレスされたセルの実効しきい値電圧が前記複数のしきい値電圧レベ ルの1つに達したかどうかを決定するために前記アドレスされたセルの電気的パラメー タを読み出すステップと、前記複数のしきい値電圧レベルの1つに前記アドレスされたセルの前記実効しきい値 電圧がセットされた読み出しステップにより検出されるまで、前記電圧を印加するステ ップと読み出しステップとを繰り返すステップと、を含む方法であり、セルの個々のブロックが前記開始レベルにリセットされた全回数と等しいカウントを蓄積するステップと、メモリセルの少なくとも1つの補助ブロックを提供するステップと、前記ブロックの個々の1つがあるセットされた数を越えるカウントに応答して、前記ブロックの前記個々の1つに前記補助ブロックを代替するステップと、X個の不良セルに耐えることができる誤り訂正スキームの助けによって個々のブロックのメモリセルの状態を読み出すステップと、および消去されないで残っているN個のセルがXと等しいかXよりも少なくなるまで、個々のブロックの前記メモリセルに消去パルスを印加するステップと、を含むアレイの動作方法。
IPC (7件)：
G11C 16/02
, G11C 16/06
, G11C 29/00
, H01L 21/8247
, H01L 27/115
, H01L 29/788
, H01L 29/792
G11C 17/00 641
, G11C 29/00 603 F
, G11C 29/00 631 D
, G11C 17/00 639 C
, G11C 17/00 611 A
, G11C 17/00 612 B
, G11C 17/00 601 B
, H01L 27/10 434
, H01L 29/78 371
出願人引用 (5件)
全件表示
審査官引用 (10件)
全件表示
前のページに戻る
