特許
J-GLOBAL ID：201103042609709594

不揮発性半導体記憶装置

発明者：
伊藤 伸彦

伊藤 伸彦 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 山本 秀策
公報種別：特許公報
出願番号（国際出願番号）：特願2000-087642
公開番号（公開出願番号）：特開2001-274364
特許番号：特許第3666735号
出願日： 2000年03月27日
公開日（公表日）： 2001年10月05日
請求項（抜粋）：
【請求項1】 ソース領域と、ドレイン領域と、該ソース領域と該ドレイン領域との間に設けられたチャネル領域と、該チャネル領域に対向して配置された制御ゲートと、該制御ゲートと前記チャネル領域との間に設けられた浮遊ゲートとをそれぞれ有して、マトリクス状に配置された複数のメモリセルと、 行方向に沿って配置された複数の前記メモリセルの前記制御ゲートにそれぞれ接続されるように、それぞれが行方向に沿って配置された複数のワード線と、 行方向に相互に隣接する各一対の前記メモリセルの前記ドレイン領域に接続されるように、それぞれが列方向に沿って配置された複数の第1サブビット線と、 列方向に沿って配置された複数の前記メモリセルのそれぞれの前記ソース領域に接続されるように、それぞれが列方向に沿って配置された複数の第2サブビット線と、 前記各第1サブビット線に沿ってそれぞれ配置されて、前記各第1サブビット線に対してトランジスタを介して接続される複数の第1メインビット線と、 前記各第2サブビット線に沿ってそれぞれ配置されて、前記各第2サブビット線に対してトランジスタを介して接続される複数の第2メインビット線とが、基板上に設けられた仮想接地型のアレイ構造を有する不揮発性半導体記億装置であって、 前記各ワード線にそれぞれ接続された複数のメモリセルは、それぞれ2以上のグループに分けられ、前記各グループにおける複数のメモリセルが1単位としてそれぞれ順番に読み出し動作が行われるようになっており、隣接する前記グループの間には、前記隣接する2つのグループの間の電流の流れを阻止するためのアイソレーション手段が設けられており、 該アイソレーション手段は、前記基板上に形成されたメモリセルにおける前記チャネル領域を絶縁膜に置換することによって形成されていることを特徴とする不揮発性半導体記億装置。
IPC (7件)：
H01L 21/8247 ,  G11C 16/02 ,  G11C 16/04 ,  G11C 16/06 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (5件)：
H01L 27/10 434 ,  G11C 17/00 622 C ,  G11C 17/00 634 Z ,  G11C 17/00 641 ,  H01L 29/78 371
引用特許：
出願人引用 (5件)
  • 不揮発性半導体記憶装置
    公報種別：公開公報   出願番号：特願平10-142734   出願人：シャープ株式会社
  • 半導体集積回路装置およびその製造方法
    公報種別：公開公報   出願番号：特願平7-130913   出願人：株式会社日立製作所
  • 半導体メモリ装置
    公報種別：公開公報   出願番号：特願平7-101496   出願人：ソニー株式会社
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM