特許
J-GLOBAL ID：201103042693570300
プリンタ制御回路、プリンタ及びプリントシステム
発明者：
出願人/特許権者：
代理人 (1件)：
上村 輝之 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-187624
公開番号（公開出願番号）：特開2001-014116
特許番号：特許第3427975号
出願日： 1999年07月01日
公開日（公表日）： 2001年01月19日
請求項（抜粋）：
【請求項1】 ホスト装置とプリンタとの間に接続されるプリンタ制御回路であって、1画素データを構成するバイト配列がホスト装置内のOSに依存している原画像ラスタデータと、前記原画像ラスタデータの前記バイト配列を示したバイト順序パラメータとを、前記ホスト装置から受信する受信手段と、前記バイト順序パラメータに基づいて、前記原画像ラスタデータの前記バイト配列を、一定の共通のバイト配列に並び替えるフォーマット変換手段と、前記フォーマット変換手段から出力された画像データを前記プリンタが処理できる形式の画像データにして前記プリンタに転送する画像データ転送手段とを備え、前記受信手段は、前記原画像ラスタデータにおける1画素データ中の有効バイト数を示す有効バイト数パラメータも前記ホスト装置から受信し、前記フォーマット変換手段は、前記有効バイト数パラメータを参照し、その結果、前記原画像ラスタデータの前記有効バイト数が前記共通のバイト配列から構成される1画素データのバイト数より少なくて前記共通のバイト配列から構成される1画素データに空きバイトを生じさせてしまうようであれば、前記空きバイトを埋めるためのヌルデータを生成しそのヌルデータで前記空きバイトを埋めるマスク処理を実行する、プリンタ制御回路。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
