特許

J-GLOBAL ID：201103043388586219

半導体記憶装置

発明者： 居山 由美子 ,  宮本 順一 ,  大塚 伸朗 ,  田中 寿実夫
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 鈴江 武彦 (外3名)
公報種別：特許公告
出願番号（国際出願番号）：特願平1-007434
公開番号（公開出願番号）：特開平2-187996
出願日： 1989年01月13日
公開日（公表日）： 1990年07月24日
請求項（抜粋）：

【請求項1】メモリセル用トランジスタとデータ読み出し用の第1の電源電圧及びデータ書き込み用の第2の電源電圧が供給され、書き込み制御信号に応じて第1、第2の電源電圧を切り替えて出力する切り替え回路と、上記切り替え回路の出力電圧が電源電圧として供給され、メモリセル選択信号に基づいて上記メモリセル用トランジスタのゲートを駆動する第1のゲート駆動回路と、上記メモリセル用トランジスタから読み出されるデータに応じた入力電位をレファレンス電位との比較によりセンスするセンス回路と、上記レファレンス電位発生用のダミーセル用トランジスタと、上記切り替え回路の出力電圧が供給され、書き込み制御信号に応じて上記ダミーセル用トランジスタのゲートを駆動する第2のゲート駆動回路とを具備し、上記第2のゲート駆動回路が、上記書き込み制御信号と第1のノードとの間に挿入された電位分離用の第1のトランジスタと、上記第1のノードと上記切り替え回路の出力電圧との間に挿入された充電用の第2のトランジスタと、上記切り替え回路の出力電圧が電源電圧として供給され、上記第1のノードの信号が供給されるCMOSゲート回路とから構成されてなることを特徴とする半導体記憶装置。

IPC (1件)：

G11C 16/06

FI (1件)：

G11C 17/00 520 C

引用特許：

審査官引用 (2件)

• 特開昭62-076098
  
• 特開昭61-270921