特許

J-GLOBAL ID：201103043501924908

半導体装置の製造方法

発明者： 斉藤 靖幸
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：特許公告
出願番号（国際出願番号）：特願平1-145641
公開番号（公開出願番号）：特開平3-011627
出願日： 1989年06月08日
公開日（公表日）： 1991年01月18日
請求項（抜粋）：

【請求項1】pチャネルMOSトランジスタ形成予定領域の半導体基板の表面にゲート酸化膜を形成する工程と、前記ゲート酸化膜の上にゲート電極を構成するための多結晶シリコン膜を形成する工程と、前記多結晶シリコン膜の上に、CVD法又はスパッタリング法により非結晶質状態の材料から成る膜を形成する工程と、前記非結晶質材料から成る膜を介して、前記多結晶シリコン膜中にp型不純物イオンを注入する工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/265 ,  H01L 21/336 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78

FI (3件)：

H01L 21/265 H ,  H01L 29/78 301 Y 7514-4M ,  H01L 27/08 321 D 9170-4M

引用特許：

審査官引用 (1件)

• 特開昭59-135058