特許

J-GLOBAL ID：201103044728504545

半導体装置

発明者： 筒井 将史
出願人/特許権者： パナソニック株式会社
代理人 (10件)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2009-285231
公開番号（公開出願番号）：特開2011-129627
出願日： 2009年12月16日
公開日（公表日）： 2011年06月30日
要約：

【課題】裏面照射型の固体撮像素子であって、チップの端部に位置する画素においても、配線層からの反射による光クロストークを抑制する構造を有する半導体装置を提供する。【解決手段】半導体装置は、半導体基板1の裏面への入射光Lを光電変換する受光部2a、2bを含み、半導体基板の表面上に形成された絶縁膜7、10aと、配線膜9を含む配線層8とを備える。チップの端部において、配線層8内には、配線膜9が存在しない絶縁膜10aからなる領域22Aと、受光部2bと隣り合う受光部2a上における配線膜9が存在しない絶縁膜10aからなる領域22Bとが形成されており、領域22Aの間隔は、領域22Bの間隔よりも広い。【選択図】図1

請求項（抜粋）：

半導体基板の第1面への入射光を光電変換する受光部を含む画素が行列状に複数個配置された撮像領域を備えた半導体装置であって、 前記半導体基板における前記第1面と対向する第2面の上に形成された第1の層間絶縁膜と、 前記第1の層間絶縁膜中に形成された複数の第1の配線膜を含む第1の配線層とを備えており、 前記第1の配線層内には、前記複数の受光部のうちの第1の受光部上における前記第1の配線膜が存在しない前記第1の層間絶縁膜からなる第1の領域と、前記複数の受光部のうちの前記第1の受光部と隣り合う第2の受光部上における前記第1の配線膜が存在しない前記第1の層間絶縁膜からなる第2の領域とが形成されており、 前記第1の領域を挟む前記第1の配線膜間の間隔は、前記第2の領域を挟む前記第1の配線膜間の間隔よりも広い、半導体装置。

IPC (4件)：

H01L 27/146 ,  H01L 27/14 ,  H04N 5/335 ,  H01L 31/10

FI (4件)：

H01L27/14 A ,  H01L27/14 D ,  H04N5/335 U ,  H01L31/10 A

Fターム (32件)：

4M118AA10 ,  4M118AB01 ,  4M118BA10 ,  4M118BA14 ,  4M118CA03 ,  4M118CA26 ,  4M118CA27 ,  4M118CA32 ,  4M118FA06 ,  4M118FA33 ,  4M118GA02 ,  4M118GB06 ,  4M118GB11 ,  4M118GB15 ,  4M118GB17 ,  4M118GC07 ,  4M118GC08 ,  4M118GD04 ,  5C024CY47 ,  5C024EX51 ,  5C024GX03 ,  5C024GX24 ,  5F049MA02 ,  5F049MB02 ,  5F049NA20 ,  5F049NB05 ,  5F049QA03 ,  5F049RA04 ,  5F049SS03 ,  5F049SZ06 ,  5F049SZ10 ,  5F049WA03