特許
J-GLOBAL ID：201103044930930297
パワ-オンリセット回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平1-085220
公開番号（公開出願番号）：特開平2-264515
特許番号：特許第2524395号
出願日： 1989年04月03日
公開日（公表日）： 1990年10月29日
請求項（抜粋）：
【請求項1】二種類以上の電源電圧を使用し、該電源のうち1つは他の電源より電源電圧の出力タイミングが遅延されている電気回路に用いられているパワーオンリセット回路であって、MOSトランジスタで構成され、前記の出力タイミングが遅延されている電源と他の電源に接続されてそれらの電位差を分圧する分圧回路と、該分圧回路の分圧信号と出力タイミングが遅延されていない電源の電圧値に比例した基準信号とを入力し前記分圧信号と前記基準信号とを比較してリセット信号を出力する差動増幅器と、該リセット信号の波形成形を行う波形形成回路とを有し、前記差動増幅器及び前記波形成形回路に供給される電源は前記出力タイミングが遅延されていない電源であることを特徴とするパワーオンリセット回路。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
