特許

J-GLOBAL ID：201103046807540720

半導体レーザ

発明者： 甲斐田 憲明 ,  河原 孝彦
出願人/特許権者： 住友電気工業株式会社
代理人 (5件)： 長谷川 芳樹 ,  寺崎 史朗 ,  黒木 義樹 ,  近藤 伊知良 ,  鈴木 英彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-241699
公開番号（公開出願番号）：特開2011-091108
出願日： 2009年10月20日
公開日（公表日）： 2011年05月06日
要約：

【課題】リーク電流を抑制することが可能な埋め込みヘテロ構造の半導体レーザを提供する。【解決手段】半導体レーザ1Aは、n型半導体領域3と、p型半導体領域17と、n型半導体領域3とp型半導体領域17との間に設けられ、活性層9を有する半導体メサ13と、n型半導体領域3とp型半導体領域17との間に位置しており、半導体メサ13の側面13s上に設けられた半導体埋め込み領域15Aとを備え、半導体埋め込み領域15Aは、n型埋め込み層152と、p型埋め込み層151とを有し、n型埋め込み層152は、p型半導体領域17とp型埋め込み層151との間に設けられ、p型埋め込み層151には、p型埋め込み層151のエネルギーギャップ内に電子捕獲準位L151を形成する元素がドープされていることを特徴とする。【選択図】図1

請求項（抜粋）：

n型半導体領域と、 p型半導体領域と、 前記n型半導体領域と前記p型半導体領域との間に設けられ、活性層を有する半導体メサと、 前記n型半導体領域と前記p型半導体領域との間に位置しており、前記半導体メサの側面上に設けられた半導体埋め込み領域と、 を備え、 前記半導体埋め込み領域は、 n型埋め込み層と、 p型埋め込み層と、 を有し、 前記n型埋め込み層は、前記p型半導体領域と前記p型埋め込み層との間に設けられ、 前記p型埋め込み層には、前記p型埋め込み層のエネルギーギャップ内に電子捕獲準位を形成する元素がドープされていることを特徴とする半導体レーザ。

IPC (1件)：

H01S 5/227

FI (1件)：

H01S5/227

Fターム (15件)：

5F173AA26 ,  5F173AA47 ,  5F173AA48 ,  5F173AA53 ,  5F173AF84 ,  5F173AF98 ,  5F173AF99 ,  5F173AH30 ,  5F173AJ03 ,  5F173AJ04 ,  5F173AJ05 ,  5F173AJ13 ,  5F173AJ14 ,  5F173AJ20 ,  5F173AR24