特許
J-GLOBAL ID：201103047022886851
スタックメモリモジュ-ル及び多層式スタックメモリモジュ-ル構造
発明者：
出願人/特許権者：
代理人 (1件)：
青山 葆 (外3名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-284136
特許番号：特許第3065316号
出願日： 1999年10月05日
請求項（抜粋）：
【請求項1】 第1及び第2の取付面を備え、その周壁に導電層がメッキされた複数のスルーホールが形成され、かつ、対応するスルーホールへ延伸して該スルーホールの導電層と電気的に接続される所定の印刷回路が上記第1及び第2の取付面にそれぞれ設けられたウェハキャリアと、それぞれ複数のボンディングパッドが設けられたボンディングパッド取付面を備える少なくとも二つのウェハと、一方のウェハと上記ウェハキャリアの第1の取付面との間及び他方のウェハと上記ウェハキャリアの第2の取付面との間にそれぞれ設けられ、対応するウェハのボンディングパッド取付面に接着する第1の粘着面と、上記ウェハキャリアの対応する取付面に接着する第2の粘着面とをそれぞれ備え、かつ、各ウェハのボンディングパッドと上記ウェハキャリアの対応する取付面に設けられた印刷回路とを連通させる連通孔が形成され、各連通孔に内装された導電金属ボールにより上記ウェハのボンディングパッドと上記ウェハキャリアの対応する印刷回路を電気的に接続させる少なくとも二つの絶縁テープ層と、上記ウェハキャリアの一方の取付面に、対応するスルーホールの開口部に位置するように設けられ、該スルーホールの導電層と電気的に接続される複数の半田接続部とを備える、印刷回路基板に実装されるスタックメモリモジュール。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
