特許
J-GLOBAL ID：201103047356239199
電源回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
山本 仁朗
公報種別：特許公報
出願番号（国際出願番号）：特願平1-240283
公開番号（公開出願番号）：特開平2-123817
特許番号：特許第2559858号
出願日： 1989年09月18日
公開日（公表日）： 1990年05月11日
請求項（抜粋）：
【請求項1】容量性負荷出力ラインに接続された電源段トランジスタ(25、29)、データ入力に接続された前段トランジスタ(23、24、27、28)、および該電源段トランジスタに接続された電力制御トランジスタ(25、29)を有する電源アンプ回路と、第1の入力が電圧源に接続され、第2の入力がフィードバック手段に接続された差動アンプを有し、上記フィードバック手段は、抵抗インピーダンス(R3、R4)と直列に接続され上記電源段トランジスタをシミュレートするトランジスタ(11、22)、該シミュレート・トランジスタをバイアスするために直列に配置されたトランジスタ(8、9、10、19、20、21)、および該シミュレート・トランジスタと該抵抗インピーダンスの結合点から上記差動アンプの上記第2の入力へ接続する列辱手段を有し、該第2の入力が上記第1の入力と等しくなるよう上記差動アンプの出力によって上記シミュレート・トランジスタの導通を制御する制御回路と、を備え、上記差動アンプの出力が、上記電源アンプ回路の上記電力制御トランジスタの制御入力に印加され、電源アンプの出力レベルが切り替わるとき、ノイズを減少させるため上記電源段トランジスタの導通を制御して上記電源アンプの出力段トランジスタのインピーダンスを維持するようにした電源回路。
IPC (3件)：
H03K 17/16
, H03K 17/693
, H04L 25/02
H03K 17/16 9184-5K
, H03K 17/693 9184-5K
, H04L 25/02 9199-5K
