特許
J-GLOBAL ID：201103047409069720
半導体メモリ装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
萩原 誠
公報種別：特許公報
出願番号（国際出願番号）：特願平11-177444
公開番号（公開出願番号）：特開2000-058772
特許番号：特許第3911365号
出願日： 1999年06月23日
公開日（公表日）： 2000年02月25日
請求項（抜粋）：
【請求項1】 データ情報を貯蔵する複数のメモリセルを有し、マトリックス配列された複数のメモリセルブロックと、
第1及び第2グループに分れた複数のデータ入/出力回路と、
外部から印加されるアドレス信号を受け、前記第1及び第2グループのデータ入/出力回路の間に配列されたアドレス信号回路とを含み、
前記第1及び第2グループは、それぞれの前記メモリセルブロックに対応するように、かつ前記対応するメモリセルブロックの間に配列され、
前記第1及び第2グループのデータ入/出力回路に対応するピンが一方側に集中的に配列されるピンレイアウトを有する非ODICタイプのパッケージに実装されることを特徴とする半導体メモリ装置。
IPC (3件)：
H01L 21/8242 ( 200 6.01)
, H01L 27/108 ( 200 6.01)
, H01L 27/10 ( 200 6.01)
H01L 27/10 681 E
, H01L 27/10 471
