特許
J-GLOBAL ID：201103048032665116
インサーキット・エミュレータ及びインサーキット・エミュレータの制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-213583
公開番号（公開出願番号）：特開2001-043108
特許番号：特許第3256522号
出願日： 1999年07月28日
公開日（公表日）： 2001年02月16日
請求項（抜粋）：
【請求項1】 ターゲット・システムのCPUに代わってその動作をエミュレートするインサーキット・エミュレータにおいて、前記インサーキット・エミュレータは、ターゲット・システムのCPUをエミュレートするエミュレーション用CPUと、前記エミュレーション用CPUを制御してエミュレーション動作を実行させ、あるいは、エミュレーション動作を中断させて、中断時の前記エミュレーション用CPUの状態をモニタするなどの制御を行うシステム・モニタ制御部と、前記エミュレーション用CPUをリセットするCPUリセット信号を前記エミュレーション用CPUに供給制御するリセット信号制御回路と、前記ターゲット・システムのCPUをリセットすべく前記ターゲット・システム側に生起するシステム・リセット信号をラッチするシステム・リセット信号保持回路とを備え、前記リセット信号制御回路は、前記エミュレーション動作を実行するエミュレーション動作モード時には、前記システム・リセット信号をCPUリセット信号として前記エミュレーション用CPUに供給し、前記エミュレーション動作を中断させて中断時の前記エミュレーション用CPUの状態をモニタするなどの制御を行うブレーク動作モード時には、前記システム・リセット信号に代わって前記システム・モニタ制御部の生成するモニタ・リセット信号を前記CPUリセット信号として、前記エミュレーション用CPUに供給するように、前記システム・モニタ制御部の生成するモード切換信号により制御され、前記システム・リセット信号保持回路は、前記システム・モニタ制御部の生成するラッチ・リセット信号によりラッチがリセットされ、前記システム・リセット信号をラッチして、リセット・ラッチ信号として前記システム・モニタ制御部に供給するように制御され、前記システム・モニタ制御部は、前記エミュレーション動作モード開始時には、前記モード切換信号を非能動レベルにして出力した後、前記エミュレーション用CPUにエミュレーション動作させるように制御し、続いて前記ブレーク動作モードを開始する時には、開始時点で最初に前記ラッチ・リセット信号に能動レベルのパルス信号を出力し、前記システム・リセット信号保持回路をリセットし、次に前記モード切換信号を能動レベルにして出力した後、エミュレーション動作を中断した前記エミュレーション用CPUの状態をモニタするなどの制御を実行し、前記の制御が完了した後、前記エミュレーション動作モードに復帰する前に、前記システム・リセット保持回路のリセット・ラッチ信号をチェックして、リセット・ラッチ信号がセット状態のときには、前記モニタ・リセット信号に能動レベルのパルス信号を出力し、前記リセット信号制御回路を介してエミュレーション用CPUにCPUリセット信号として供給して前記エミュレーション用CPUをリセットした後、前記ラッチ・リセット信号に能動レベルのパルス信号を出力して前記システム・リセット信号保持回路をリセットし、前記モード切換信号を非能動レベルにして出力してから、前記エミュレーション動作モードに復帰するように制御することを特徴とするインサーキット・エミュレータ。
IPC (1件)：
FI (1件)：
引用特許：
出願人引用 (2件)
-
インサーキット・エミュレータ
公報種別：公開公報
出願番号：特願平6-010819
出願人：株式会社日立製作所, 株式会社日立マイコンシステム
-
特開昭60-132218
前のページに戻る
