特許

J-GLOBAL ID：201103048489712314

薄膜トランジスタ

発明者： 甕 克行
出願人/特許権者： 大日本印刷株式会社
代理人 (1件)： 吉村 俊一
公報種別：公開公報
出願番号（国際出願番号）：特願2009-276545
公開番号（公開出願番号）：特開2011-119518
出願日： 2009年12月04日
公開日（公表日）： 2011年06月16日
要約：

【課題】イオン注入を行わずに低コストで製造できる構造形態を備えた薄膜トランジスタを提供する。【解決手段】基板10上(又は第1下地膜11乃至第2下地膜12上)に設けられたポリシリコン半導体膜13と、ポリシリコン半導体膜13上に離間して設けられたソース電極15s及びドレイン電極15dと、ポリシリコン半導体膜13上にゲート絶縁膜14を介して設けられたゲート電極15gとを少なくとも有する。ポリシリコン半導体膜13は、面内方向にソース電極接続領域13s、チャネル領域13c及びドレイン電極接続領域13dを有し、チャネル領域13cにはドーパントが含まれておらず、ソース電極接続領域13s及びドレイン電極接続領域13dは基板10側からソース電極側及びドレイン電極側に向かってドーパント一定濃度層21とドーパント減少傾斜層22’とを有する。【選択図】図1

請求項（抜粋）：

基板上に設けられたポリシリコン半導体膜と、前記ポリシリコン半導体膜上に離間して設けられたソース電極及びドレイン電極と、前記ポリシリコン半導体膜の上又は下にゲート絶縁膜を介して設けられたゲート電極とを少なくとも有する薄膜トランジスタであって、 前記ポリシリコン半導体膜は、面内方向にソース電極接続領域、チャネル領域及びドレイン電極接続領域を有し、該チャネル領域にはドーパントが含まれておらず、該ソース電極接続領域及びドレイン電極接続領域は基板側からソース電極側及びドレイン電極側に向かってドーパント一定濃度層とドーパント減少傾斜層とを有することを特徴とする薄膜トランジスタ。

IPC (2件)：

H01L 29/786 ,  H01L 21/20

FI (2件)：

H01L29/78 616V ,  H01L21/20

Fターム (75件)：

5F110AA16 ,  5F110CC02 ,  5F110CC08 ,  5F110DD01 ,  5F110DD02 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF27 ,  5F110FF28 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG22 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG35 ,  5F110GG43 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ07 ,  5F110HJ16 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK25 ,  5F110HK27 ,  5F110HK32 ,  5F110HK33 ,  5F110HM02 ,  5F110NN04 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN33 ,  5F110NN34 ,  5F110NN35 ,  5F110PP03 ,  5F110PP04 ,  5F110PP26 ,  5F110PP27 ,  5F110QQ08 ,  5F152BB02 ,  5F152BB03 ,  5F152CC02 ,  5F152CC04 ,  5F152CC06 ,  5F152CC08 ,  5F152CD13 ,  5F152CD14 ,  5F152CD15 ,  5F152CD16 ,  5F152CD27 ,  5F152CE05 ,  5F152CE16 ,  5F152CE24 ,  5F152CE32 ,  5F152CE38 ,  5F152FF03 ,  5F152FG04 ,  5F152FG18 ,  5F152FH01