特許

J-GLOBAL ID：201103049222201805

データ処理装置

発明者： 舟津 健三 ,  伊藤 高志 ,  屋鋪 直樹 ,  久保山 啓治 ,  久保村 知昭
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 玉村 静世
公報種別：特許公報
出願番号（国際出願番号）：特願平1-016137
公開番号（公開出願番号）：特開平2-198293
特許番号：特許第2744453号
出願日： 1989年01月27日
公開日（公表日）： 1990年08月06日
請求項（抜粋）：

【請求項1】マルチ・フリクエンシ・レシーバを中央処理装置と共に一つの半導体基板に備え、上記マルチ・フリクエンシ・レシーバは、複数周波混在アナログ信号から単周波を分離する手段と、分離された単周波を波形整形する手段と、波形整形された信号に基づいて単周波の種類を判別するためのディジタルデータを形成する手段とを複数組含み、前記ディジタルデータを形成する手段は、波形整形された信号の所定周期毎にパルス信号を出力するパルス発生回路と、前記中央処理装置によって書き込みアクセス可能にされたモードレジスタと、前記モードレジスタに設定された値まで前記パルス発生回路から出力されるパルス数を計数する毎にカウントアップ信号を出力する第1カウンタと、前記中央処理装置から供給されるクロック信号を計数すると共に前記カウントアップ信号によってリセットされる第2カウンタと、ゲート回路を介して前記第2カウンタの出力に入力が接続され前記中央処理装置によって読み出しアクセス可能にされたデータレジスタと、前記カウントアップ信号によって第1状態から第2状態にされ当該第2状態によって前記中央処理装置に所定の割込み信号を与え、中央処理装置からのリセット信号により第2状態から第1状態に戻される割込みフラグと、前記カウントアップ信号が出力されたとき割込みフラグが第1状態であることを条件に前記ゲート回路をオン状態にして前記第2カウンタの計数値を前記データレジスタに転送させるコントローラと、を含み、前記中央処理装置は、前記クロック信号の周波数と前記モードレジスタの設定を可変とし、前記割込み信号に応答してデータレジスタの値を読み込み、読み込んだ値、前記クロック信号の周波数及び前記モードレジスタに設定した値に基づいて、複数周波混在アナログ信号を構成する単周波の種類判別処理を行なうものであることを特徴とするデータ処理装置。

IPC (1件)：

H04Q 1/45

FI (1件)：

H04Q 1/45 C

引用特許：

審査官引用 (2件)

• 特開昭54-071512
  
• 特開昭63-135870