特許
J-GLOBAL ID：201103049519709212
半導体集積回路装置用トレー及び半導体集積回路装置ベーキング処理方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
山本 孝久
公報種別：特許公報
出願番号（国際出願番号）：特願平11-024553
公開番号（公開出願番号）：特開平11-288952
特許番号：特許第4149062号
出願日： 1999年02月02日
公開日（公表日）： 1999年10月19日
請求項（抜粋）：
【請求項1】第1の方向に延びる複数の第1の仕切壁と、第1の方向と直交する第2の方向に延びる複数の第2の仕切壁と、第1及び第2の仕切壁の端部を連結する外周枠部とを有し、
第1の仕切壁と第2の仕切壁とで囲まれた領域は半導体集積回路装置を収納する収納部を構成し、
第2の方向に沿って隣接する収納部の間には1つの第1の仕切壁が配されており、第1の方向に沿って隣接する収納部の間には2つの第2の仕切壁が配されており、該2つの第2の仕切壁の間には開口部が設けられていることを特徴とする半導体集積回路装置用トレー。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
