特許
J-GLOBAL ID：201103049653879590
空間フィルタ処理アーキテクチャ
発明者：
出願人/特許権者：
,
代理人 (4件)：
古谷 馨
, 溝部 孝彦
, 古谷 聡
, 加藤 公久
公報種別：特許公報
出願番号（国際出願番号）：特願平11-093401
公開番号（公開出願番号）：特開2000-048193
特許番号：特許第3693518号
出願日： 1999年03月31日
公開日（公表日）： 2000年02月18日
請求項（抜粋）：
【請求項1】何れの次元においても入力アレイ(201)より大きくなく、かつ、少なくとも1次元では前記入力アレイ(201)より小さいフィルタ処理係数(222)のフィルタアレイ(221)を通してフィルタリングされる、入力ピクセル値(202)の前記入力アレイ(201)として表されるピクセル化した入力画像の低レイテンシ空間フィルタ処理を実行するコンピュータにおける空間フィルタ処理装置であって、前記フィルタアレイ(221)における各フィルタ処理係数(222)が、この各フィルタ処理係数(222)とマッチする一つの固有の計算モジュール(402)を有し、この計算モジュールにマッチする前記フィルタ処理係数を格納する格納手段(403)を備えた複数の計算モジュール(402)と、更に同時に演算するよう配置された前記複数の計算モジュール(402)と、入力信号の一連の予め選択されたパッチ(Pn)として編成された入カピクセル値を含む入力信号に応答する前記複数の計算モジュール(402)であって、前記フィルタアレイ(221)が、前記入力アレイ(201)上の全ての可能な場所のうちの異なる場所にオーバレイされる場合に、前記バッチ(Pn)のそれぞれが、前記フィルタアレイ(221)によって覆われる前記入力ピクセル値(202)であり、前記パッチ(Pn)のそれぞれが、出力アレイ(240)における出力値(Ox)に指標付けされ、この出力アレイ(240)は、前記フィルタアレイ(221)による前記入力アレイ(201)に対するフィルタ処理を表わし、前記フィルタアレイ(221)が、前記入力ピクセル値(202)にオーバレイされる場合に、各バッチ(Pn)における前記入力ピクセル値(202)のそれぞれが、その上に現れる、対応するフィルタ処理係数(222)に更にタグ付けされる前記複数の計算モジュール(402)と、それぞれが、格納された前記フィルタ処理係数(222)と、対応するタグ付けされた入力ピクセル値(202)とを、該入力ピクセル値(202)の到着に応じて乗算する乗算器(503)を更に有する前記複数の計算モジュール(402)と、各バッチ(Pn)が搬送されると、この中の各人力ピクセル値(202)が、タグ付けされたフィルタ処理係数(222)とマッチする前記計算モジュール(402)に略同時に到達するように、バッチ(Pn)ごとに前記入力ピクセル値(202)を前記複数の計算モジュール(402)に撒送する搬送手段と、バッチ(Pn)ごとに、対応するタグ付けされた入力ピクセル値(202)と前記フィルタ処理係数(222)とを乗算した結果の前記計算モジュールの積を全て合計する、全ての計算モジュール(402)における前記乗算器(503)に応答する累算器であって、該累算器による選択されたバッチ(Pn)に関する全ての前記積の合計が、前記選択されたバッチ(Pn)の前記出力値(0x)である累算器とを備え、 少なくともひとつの前記ピクセル値が複数回前記乗算器(503)に到着することを特徴とする空間フィルタ処理装置。
IPC (2件)：
FI (2件)：
G06T 5/20 J
, H04N 1/40 101 D
