特許

J-GLOBAL ID：201103050752663000

ポインタ・ベースの直接メモリ・アクセス制御器

発明者： ポ チュアン ファング
出願人/特許権者： インダストリアル テクノロジー リサーチ インスチチュート
代理人 (1件)： 浅村 皓 (外2名)
公報種別：特許公告
出願番号（国際出願番号）：特願平1-299463
公開番号（公開出願番号）：特開平3-168857
出願日： 1989年11月17日
公開日（公表日）： 1991年07月22日
請求項（抜粋）：

【請求項1】バッファ・メモリに対するホストおよびディスク装置のアクセスを制御する直接メモリ・アクセス制御器において、前記バッファ・メモリと前記ホストおよびディスク装置のデータ転送は、データがホストとディスク装置との間で転送されかつ誤り修正装置によって処理されるとき必ず、ディスク読出しおよび書込みサイクル中に、第1および第2信号によりそれぞれ制御され、前記直接メモリ・アクセス制御器は:(A)下記、すなわち(1)バッファ・メモリに対するホストのアクセス・アドレスHP、(2)バッファ・メモリに対するディスク装置のアクセス・アドレスDP、(3)前記アドレスHPから所定量だけ差し引かれたアドレスCP、(4)前記誤り修正装置によって処理された所定の大きさのデータ・ブロックの前記バッフア・メモリにあるアドレスGP、を供給するポインタ装置と;(B)HPをGPと比較しかつDPをCPと比較する前記ポインタ装置に結合される比較装置と;(C)前記比較装置に応動して、HPとGPが等しいときおよびDPとCPが等しいとき必ず、前記第1、第2信号の状態をそれぞれ変えるポート状態決定装置と;(D)下記、すなわち(1)前記誤り修正装置が前記所定の大きさの1つのデータ・ブロックを処理するときに必ず前記ポインタ装置における前記アドレスGPを前記所定の量だけ増分させ、(2)データ・ユニットが前記バッファ・メモリと前記ホストおよびディスク装置との間で転送されるときに必ず前記ポインタ装置における前記アドレスHPならびにDPを1つのデータ・ユニットの大きさだけそれぞれ増分させ、(3)現在停止しているならばデータ転送を開始させ、または前記第1および第2信号のそれぞれの1つの状態の変化に応じて前記バッファ・メモリと前記ホストおよびディスク装置との間で現在進行中ならばデータ転送を停止させる、サイクルおよび方向制御装置とを含むことを特徴とする直接メモリ制御器。

IPC (2件)：

G06F 13/28 310 E 9072-5B ,  G06F 3/06 301 R 7165-5B