特許
J-GLOBAL ID：201103051466263319
半導体ダイのパッケ-ジング方法及び半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
青山 葆 (外3名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-098712
特許番号：特許第3025685号
出願日： 1999年04月06日
請求項（抜粋）：
【請求項1】 内側表面に半導体ダイを収納する凹陥状キャビティを設け、外側表面に上記凹陥状キャビティと連通するスロットを設けるとともに粘着パッドを配設した回路板素子を形成するステップと、半導体ダイを上記回路板素子の凹陥状キャビティに嵌入し、該半導体ダイの外側表面に配設した粘着パッドを上記スロットより回路板素子の外部へ露出させるステップと、接続ワイヤにより上記半導体ダイの粘着パッドと上記回路板素子の粘着パッドを電気接続するステップと、ワイヤフレームを上記回路板素子の外側表面に位置付け、該ワイヤフレームのピンを導電性を有する接着層を介して上記回路板素子の粘着パッドに電気接続させるステップと、プラスチック材料により上記回路板素子及びワイヤフレームの一部を被覆するステップとからなる半導体ダイのパッケージング方法。
IPC (2件)：
H01L 21/60 301
, H01L 21/56
H01L 21/60 301 A
, H01L 21/60 301 P
, H01L 21/56 R
