特許
J-GLOBAL ID：201103051705252286
階層構造をもつ並列計算機
発明者：
,
,
出願人/特許権者：
代理人 (7件)：
三好 秀和
, 岩▲崎▼ 幸邦
, 川又 澄雄
, 中村 友之
, 伊藤 正和
, 高橋 俊一
, 高松 俊雄
公報種別：特許公報
出願番号（国際出願番号）：特願平11-297439
公開番号（公開出願番号）：特開2001-117893
特許番号：特許第3946393号
出願日： 1999年10月19日
公開日（公表日）： 2001年04月27日
請求項（抜粋）：
【請求項1】 並列処理の可能な並列処理タスクを実行する上位処理ユニットと、
接続線を介して前記上位処理ユニットに接続する複数の下位処理ユニットとを備え、
前記上位処理ユニットは、前記タスクを分割して前記下位処理ユニットに割り当てると共に、前記分割タスクの実行に必要なデータを夫々前記下位処理ユニットに転送し、
前記下位処理ユニットは、割り当てられた前記分割タスクを実行し、実行が完了するとその実行の完了を前記上位処理ユニットに通知し、
前記上位処理ユニットは、すべての前記下位処理ユニットからその割り当てられた前記分割タスクの完了の通知を受け取ると、前記並列処理タスクの処理を完了し、
前記上位処理ユニット群を同期させるための周波数よりも、前記下位処理ユニット群を同期させるための周波数の方が高く、前記上位処理ユニットと下位処理ユニットとの間のデータ転送にDMAが用いられていることを特徴とする階層構造をもつ並列計算機。
IPC (3件)：
G06F 15/173 ( 200 6.01)
, G06F 15/80 ( 200 6.01)
, G06F 9/50 ( 200 6.01)
G06F 15/173 640 A
, G06F 15/80
, G06F 9/46 465 E
