特許
J-GLOBAL ID:201103051792346828
部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法
発明者:
,
,
,
,
出願人/特許権者:
,
代理人 (1件):
永井 隆
公報種別:特許公報
出願番号(国際出願番号):特願平11-324478
公開番号(公開出願番号):特開2001-110940
特許番号:特許第4155434号
出願日: 1999年10月12日
公開日(公表日): 2001年04月20日
請求項(抜粋):
【請求項1】 銅メッキされたスルーホールを有する回路基板において、
1) ソルダーレジストパターンの形成工程
2) ソルダーレジストの表面粗化工程
3) 基板の全面に無電解銅メッキ皮膜の形成を行う工程
4) 半導体素子搭載面にはメッキレジストを形成せず、半田ボール搭載面に形成するメッキレジストのパターンが、半田ボール搭載面の半田パッド部の面に部分的に覆い被さるように被覆するように半田パッド部が開口したメッキレジストを形成する工程
5) 半導体素子搭載面の無電解銅および半田ボール搭載面のメッキレジストに覆われた以外の部分の無電解銅のエッチング工程
6) 半田ボール搭載面の無電解銅を部分電解メッキ用の導通体として使用する部分電解メッキ工程
7) 半田ボール搭載面のメッキレジストの剥離工程
8) 半田ボール搭載面の無電解銅のエッチング工程
を行うことを特徴とする部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法
IPC (5件):
H01L 23/12 ( 200 6.01)
, H05K 1/09 ( 200 6.01)
, H05K 3/24 ( 200 6.01)
, H05K 3/34 ( 200 6.01)
, H05K 3/42 ( 200 6.01)
FI (5件):
H01L 23/12 Q
, H05K 1/09 A
, H05K 3/24 A
, H05K 3/34 503 A
, H05K 3/42 640 Z
前のページに戻る