特許

J-GLOBAL ID：201103052422623667

スイッチ素子駆動回路

発明者： 片岡 伸一郎 ,  稲生 正志 ,  松永 弘樹 ,  山本 泰永
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：特許公報
出願番号（国際出願番号）：特願平11-352528
公開番号（公開出願番号）：特開2001-168700
特許番号：特許第3657486号
出願日： 1999年12月13日
公開日（公表日）： 2001年06月22日
請求項（抜粋）：

【請求項1】入力されたパルス信号のレベルに応じて直列接続された一対のスイッチ素子の何れか一方をオンオフさせるスイッチ素子駆動回路であって、前記パルス信号の立ち上がりエッジを検出して立ち上がりエッジ検出パルスを発生する立ち上がりエッジ検出回路と、前記パルス信号の立ち下がりエッジを検出して立ち下がりエッジ検出パルスを発生する立ち下がりエッジ検出回路と、前記立ち上がり検出パルスをセット入力とし、前記立ち下がりエッジ検出パルスをリセット入力とし、出力で前記一対のスイッチ素子の何れか一方をオン駆動するフリップフロップとを備え、前記立ち下がりエッジ検出回路は、前記パルス信号を所定時間遅延させる第1の遅延回路と、前記第1の遅延回路の出力信号の反転信号と前記パルス信号との否定論理和演算を行う第1の論理回路とからなり、前記立ち上がりエッジ検出回路は、前記パルス信号と前記第1の遅延回路の出力信号との否定論理積演算を行う第2の論理回路と、前記第2の論理回路の出力信号を所定時間遅延させる第2の遅延回路と、前記第2の遅延回路の出力信号の反転信号と前記第2の論理回路の出力信号との否定論理和演算を行う第3の論理回路とからなるスイッチ素子駆動回路。

IPC (3件)：

H03K 17/16 ,  H03K 5/151 ,  H03K 19/0175

FI (3件)：

H03K 17/16 L ,  H03K 5/15 C ,  H03K 19/00 101 F